PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Nowick, Steven M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Synthesis of asynchronous circuits for stuck-at and robust path delay fault testability.

, , und . VLSI Design, Seite 171-176. IEEE Computer Society, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Steven Minden University of Stuttgart

Steven Presser University of Stuttgart

Steven Jöns University of Stuttgart

Steven Biele University of Stuttgart

Steven Scharr University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

The Design of High-Performance Dynamic Asynchronous Pipelines: Lookahead Style., und . IEEE Trans. VLSI Syst., 15 (11): 1256-1269 (2007)Specification and Automatic Verification of Self-Timed Queues., , und . Formal Methods in System Design, 1 (1): 29-60 (1992)ACM Journal on Emerging Technologies in Computing Systems., und . ACM Trans. Design Autom. Electr. Syst., 16 (1): 11 (2010)A Low-Overhead Asynchronous Interconnection Network for GALS Chip Multiprocessors., , , und . NOCS, Seite 43-50. IEEE Computer Society, (2010)Error-Correcting Unordered Codes and Hardware Support for Robust Asynchronous Global Communication., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (1): 75-88 (2012)Efficient Asynchronous Protocol Converters for Two-Phase Delay-Insensitive Global Communication., , und . ASYNC, Seite 186-195. IEEE Computer Society, (2007)Low-Latency Asynchronous FIFO's Using Token Rings., und . ASYNC, Seite 210-. IEEE Computer Society, (2000)Synthesis of asynchronous circuits for stuck-at and robust path delay fault testability., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 16 (12): 1514-1521 (1997)Fast heuristic and exact algorithms for two-level hazard-free logic minimization., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (11): 1130-1147 (1998)A correctness criterion for asynchronous circuit validation and optimization., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 13 (11): 1309-1318 (1994)