Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Design for Testability Solution Based on Unsatisfiability for Register-Transfer Level Circuits., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (7): 1339-1345 (2007)SLOPES: Hardware-Software Cosynthesis of Low-Power Real-Time Distributed Embedded Systems With Dynamically Reconfigurable FPGAs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 508-526 (2007)Synthesis of Algorithm-Based Fault-Tolerant Systems from Dependence Graphs., und . IEEE Trans. Parallel Distrib. Syst., 4 (8): 864-874 (1993)Integrated functional partitioning and synthesis for low power distributed systems of systems-on-a-chip., und . IJES, 1 (1/2): 2-13 (2005)NanoV: Nanowire-based VLSI design., und . NANOARCH, Seite 53-58. IEEE Computer Society, (2010)Behavioral synthesis for easy testability in data path scheduling., , und . ICCAD, Seite 616-619. IEEE Computer Society / ACM, (1992)Secure Embedded Processing through Hardware-Assisted Run-Time Monitoring., , , und . DATE, Seite 178-183. IEEE Computer Society, (2005)Eliminating memory bottlenecks for a JPEG encoder through distributed logic-memory architecture and computation-unit integrated memory., , , und . CICC, Seite 239-242. IEEE, (2005): Reducing test application time in high-level test generation., , und . ITC, Seite 829-838. IEEE Computer Society, (2000)A Secure User Interface for Web Applications Running Under an Untrusted Operating System., , und . CIT, Seite 865-870. IEEE Computer Society, (2010)