PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Marek-Sadowska, Malgorzata"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On Cell Layout-Performance Relationships in VeSFET-Based, High-Density Regular Circuits.

, , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (2): 229-241 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Marek-Sadowska, Malgorzata
Eine Person hinzufügen mit dem Namen Marek-Sadowska, Malgorzata
 

Weitere Publikationen von Autoren mit dem selben Namen

Boolean Functions Classification via Fixed Polarity Reed-Muller Forms., und . IEEE Trans. Computers, 46 (2): 173-186 (1997)Variation-aware electromigration analysis of power/ground networks., und . ICCAD, Seite 571-576. IEEE Computer Society, (2011)Modeling Crosstalk in Resistive VLSI Interconnections., , , , und . VLSI Design, Seite 470-475. IEEE Computer Society, (1999)Eliminating false positives in crosstalk noise analysis., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (9): 1406-1419 (2005)On Cell Layout-Performance Relationships in VeSFET-Based, High-Density Regular Circuits., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (2): 229-241 (2011)Timing-Aware Power-Noise Reduction in Placement., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 527-541 (2007)Delay Fault Diagnosis for Non-Robust Test., , , , und . ISQED, Seite 463-472. IEEE Computer Society, (2006)Modeling Crosstalk Induced Delay., und . ISQED, Seite 189-194. IEEE Computer Society, (2003)Minimizing Inter-Clock Coupling Jitter., , und . ISQED, Seite 333-338. IEEE Computer Society, (2003)Vertical Slit Field Effect Transistor in ultra-low power applications., , und . ISQED, Seite 384-390. IEEE, (2012)