Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Delay Fault Diagnosis for Non-Robust Test.

V. Mehta, M. Marek-Sadowska, Z. Wang, K. Tsai, und J. Rajski. ISQED, Seite 463-472. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Han Song University of Stuttgart

Liao Han University of Stuttgart

Qi Han

Jeffrey Hanna University of Stuttgart

Verena Kunberger University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Improved weight assignment for logic switching activity during at-speed test pattern generation.M. Wu, H. Pan, T. Wang, J. Huang, K. Tsai, und W. Cheng. ASP-DAC, Seite 493-498. IEEE, (2010)Delay-fault diagnosis using timing information.Z. Wang, M. Marek-Sadowska, K. Tsai, und J. Rajski. IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (9): 1315-1325 (2005)Clock-domain-aware test for improving pattern compression.K. Tsai, und J. Rajski. VLSI-DAT, Seite 1-4. IEEE, (2015)A test-application-count based learning technique for test time reduction.G. Lin, K. Tsai, J. Huang, und W. Cheng. VLSI-DAT, Seite 1-4. IEEE, (2015)An Efficient and Effective Methodology on the Multiple Fault Diagnosis.Z. Wang, K. Tsai, M. Marek-Sadowska, und J. Rajski. ITC, Seite 329-338. IEEE Computer Society, (2003)Design rule check on the clock gating logic for testability and beyond.K. Tsai, und S. Sheng. ITC, Seite 1-8. IEEE Computer Society, (2013)Monitoring the delay of long interconnects via distributed TDC.M. Tsai, S. Huang, K. Tsai, und W. Cheng. ITC, Seite 1-9. IEEE, (2015)Scan-Encoded Test Pattern Generation for BIST.K. Tsai, M. Marek-Sadowska, und J. Rajski. ITC, Seite 548-556. IEEE Computer Society, (1997)Testability-Driven Fault Sampling for Deterministic Test Coverage Estimation of Large Designs.K. Tsai. ATS, Seite 119-124. IEEE Computer Society, (2014)On-Line Transition-Time Monitoring for Die-to-Die Interconnects in 3D ICs.S. Huang, H. Li, Z. Zeng, K. Tsai, und W. Cheng. ATS, Seite 162-167. IEEE Computer Society, (2014)