Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Monitoring the delay of long interconnects via distributed TDC.

M. Tsai, S. Huang, K. Tsai, und W. Cheng. ITC, Seite 1-9. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. rer. nat. Shiang-Yu Huang University of Stuttgart

Wei Yu University of Stuttgart

Jingjing Huang University of Stuttgart

Zili Yu University of Stuttgart

Abhishekkumar Shingala University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A unified method for parametric fault characterization of post-bond TSVs.Y. Lin, S. Huang, K. Tsai, W. Cheng, und S. Sunter. ITC, Seite 1-10. IEEE Computer Society, (2012)Error Tracer: A Fault-Simualtion-Based Approach to Design Error Diagnosis.S. Huang, K. Cheng, K. Chen, und D. Cheng. ITC, Seite 974-981. IEEE Computer Society, (1997)Die-to-Die Clock Synchronization for 3-D IC Using Dual Locking Mechanism.J. Ker, S. Huang, C. Tzeng, D. Kwai, und Y. Chou. IEEE Trans. on Circuits and Systems, 60-I (4): 908-917 (2013)AQUILA: An Equivalence Checking System for Large Sequential Designs.S. Huang, K. Cheng, K. Chen, C. Huang, und F. Brewer. IEEE Trans. Computers, 49 (5): 443-464 (2000)AutoFix: a hybrid tool for automatic logic rectification.S. Huang, K. Chen, und K. Cheng. IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (9): 1376-1384 (1999)Pre-Bond and Post-Bond Testing of TSVs and Die-to-Die Interconnects.S. Huang. ATS, Seite 80-85. IEEE Computer Society, (2016)At-speed BIST for interposer wires supporting on-the-spot diagnosis.S. Huang, J. Lee, K. Tsai, und W. Cheng. IOLTS, Seite 67-72. IEEE, (2013)A novel methodology for transistor-level power estimation.S. Huang, K. Cheng, K. Chen, und M. Lee. ISLPED, Seite 67-72. IEEE, (1996)A fully cell-based design for timing measurement of memory.Y. Chang, S. Huang, C. Tzeng, und J. Yao. ITC, Seite 1-10. IEEE Computer Society, (2011)Error Correction Based on Verification Techniques.S. Huang, K. Chen, und K. Cheng. DAC, Seite 258-261. ACM Press, (1996)