PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bhoj, Ajay N."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of Logic Gates and Flip-Flops in High-Performance FinFET Technology.

, und . IEEE Trans. VLSI Syst., 21 (11): 1975-1988 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chinmay Ajay Pabshettiwar University of Stuttgart

Jan-Philipp Negel

Thin-disk multipass amplifier for fs pulses delivering 400 W of average and 2.0 GW of peak power for linear polarization as well as 235 W and 1.2 GW for radial polarization, , , , , , , und . Applied Physics. B, Lasers and optics, 123 (5): 156 (2017)

none

Alexander Naubert

Rodion Novkin University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Super Fast Physics-Based Methodology for Accurate Memory Yield Prediction., , , , , , , , , und 2 andere Autor(en). IEEE Trans. VLSI Syst., 23 (3): 534-543 (2015)Efficient Methodologies for 3-D TCAD Modeling of Emerging Devices and Circuits., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (1): 47-58 (2013)Design of ultra-low-leakage logic gates and flip-flops in high-performance FinFET technology., und . ISQED, Seite 695-702. IEEE, (2011)Pragmatic design of gated-diode FinFET DRAMs., und . ICCD, Seite 390-397. IEEE Computer Society, (2009)Design of Efficient Content Addressable Memories in High-Performance FinFET Technology., , und . IEEE Trans. VLSI Syst., 23 (5): 963-967 (2015)Design of Logic Gates and Flip-Flops in High-Performance FinFET Technology., und . IEEE Trans. VLSI Syst., 21 (11): 1975-1988 (2013)Parasitics-Aware Design of Symmetric and Asymmetric Gate-Workfunction FinFET SRAMs., und . IEEE Trans. VLSI Syst., 22 (3): 548-561 (2014)3-D-TCAD-Based Parasitic Capacitance Extraction for Emerging Multigate Devices and Circuits., , und . IEEE Trans. VLSI Syst., 21 (11): 2094-2105 (2013)Fast FinFET Device Simulation under Process-Voltage Variations Using an Assisted Speed-Up Mechanism., , , und . VLSI Design, Seite 300-305. IEEE Computer Society, (2016)Fault modeling for FinFET circuits., , und . NANOARCH, Seite 41-46. IEEE Computer Society, (2010)