PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jha, Niraj K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parasitics-Aware Design of Symmetric and Asymmetric Gate-Workfunction FinFET SRAMs.

, und . IEEE Trans. VLSI Syst., 22 (3): 548-561 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Abhinav Jha University of Stuttgart

K. Stahl

K. Lindow

K. Gaiser

Grzegorz K. Karch

 

Weitere Publikationen von Autoren mit dem selben Namen

A Secure User Interface for Web Applications Running Under an Untrusted Operating System., , und . CIT, Seite 865-870. IEEE Computer Society, (2010)Synthesis of System-on-a-chip for Testability., und . VLSI Design, Seite 149-156. IEEE Computer Society, (2001)Eliminating memory bottlenecks for a JPEG encoder through distributed logic-memory architecture and computation-unit integrated memory., , , und . CICC, Seite 239-242. IEEE, (2005): Reducing test application time in high-level test generation., , und . ITC, Seite 829-838. IEEE Computer Society, (2000)Graceful Degradation in Algorithm-Based Fault Tolerant Multiprocessor Systems., und . ISCAS, Seite 333-336. IEEE, (1994)Synthesis of Fault Tolerant Architectures for Molecular Dynamics., und . ISCAS, Seite 247-250. IEEE, (1994)TAO: regular expression-based register-transfer level testability analysis and optimization., , und . IEEE Trans. VLSI Syst., 9 (6): 824-832 (2001)Hybrid Architectures for Efficient and Secure Face Authentication in Embedded Systems., , , und . IEEE Trans. VLSI Syst., 15 (3): 296-308 (2007)Generation of distributed logic-memory architectures through high-level synthesis., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (11): 1694-1711 (2005)Application-specific heterogeneous multiprocessor synthesis using extensible processors., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (9): 1589-1602 (2006)