Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Uncorrelated Power Supply Noise and Ground Bounce Consideration for Test Pattern Generation.

A. Todri, A. Bosio, L. Dilillo, P. Girard, und A. Virazel. IEEE Trans. VLSI Syst., 21 (5): 958-970 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Patrick Gralka University of Stuttgart

Patrick Maisenhölder University of Stuttgart

Patrick Lerge University of Stuttgart

Patrick Hippold University of Stuttgart

Patrick Mesmer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Everything Else Being Equal: A Modal Logic for Ceteris Paribus Preferences.J. van Benthem, P. Girard, und O. Roy. J. Philosophical Logic, 38 (1): 83-125 (2009)Controlling Peak Power Consumption During Scan Testing: Power-Aware DfT and Test Set Perspectives.N. Badereddine, P. Girard, A. Virazel, S. Pravossoudovitch, und C. Landrault. PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 540-549. Springer, (2005)Low-energy BIST design: impact of the LFSR TPG parameters on the weighted switching activity.P. Girard, L. Guiller, C. Landrault, S. Pravossoudovitch, J. Figueras, S. Manich, J. Teixeira, und M. Santos. ISCAS (1), Seite 110-113. IEEE, (1999)Resistive-Open Defects in Embedded-SRAM Core Cells: Analysis and March Test Solution.L. Dilillo, P. Girard, S. Pravossoudovitch, A. Virazel, S. Borri, und M. Hage-Hassan. Asian Test Symposium, Seite 266-271. IEEE Computer Society, (2004)A Mixed Approach for Unified Logic Diagnosis.A. Rousset, A. Bosio, P. Girard, C. Landrault, S. Pravossoudovitch, und A. Virazel. DDECS, Seite 239-242. IEEE Computer Society, (2007)SoC Symbolic Simulation: a case study on delay fault testing.A. Bosio, P. Girard, S. Pravossoudovitch, und P. Bernardi. DDECS, Seite 320-325. IEEE Computer Society, (2008)Design space exploration and optimization of a Hybrid Fault-Tolerant Architecture.I. Wali, A. Virazel, A. Bosio, P. Girard, und M. Reorda. IOLTS, Seite 89-94. IEEE, (2015)Delay Fault Diagnosis in Sequential Circuits.Y. Benabboud, A. Bosio, L. Dilillo, P. Girard, S. Pravossoudovitch, A. Virazel, und O. Riewer. Asian Test Symposium, Seite 355-360. IEEE Computer Society, (2009)A Test Vector Ordering Technique for Switching Activity Reduction During Test Operation.P. Girard, L. Guiller, C. Landrault, und S. Pravossoudovitch. Great Lakes Symposium on VLSI, Seite 24-. IEEE Computer Society, (1999)Low Power Testing of VLSI Circuits: Problems and Solutions.P. Girard. ISQED, Seite 173-180. IEEE Computer Society, (2000)