Autor der Publikation

Ultra-low power dissipation of improved complementary pass-transistor adiabatic logic circuits based on FinFETs.

, , , , , , , und . SCIENCE CHINA Information Sciences, 57 (4): 1-13 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-low power dissipation of improved complementary pass-transistor adiabatic logic circuits based on FinFETs., , , , , , , und . SCIENCE CHINA Information Sciences, 57 (4): 1-13 (2014)New DfT architectures for 3D-SICs with a wireless test port., , , , und . ASICON, Seite 1-4. IEEE, (2013)High-Performance Noninvasive Side-Channel Attack Resistant ECC Coprocessor for GF(2m )., , , , , und . IEEE Trans. Industrial Electronics, 64 (1): 727-738 (2017)Evaluation of Dynamic-Adjusting Threshold-Voltage Scheme for Low-Power FinFET Circuits., , , , und . IEEE Trans. VLSI Syst., 26 (10): 1922-1929 (2018)Employing the mixed FBB/RBB in the design of FinFET logic gates., , , , , , und . ASICON, Seite 1-4. IEEE, (2015)A high-efficient and accurate fault model aiming at FPGA-based AES cryptographic applications., , , , , , und . ASICON, Seite 1-4. IEEE, (2015)The logic obfuscation of LFSR with the crosstalk based polymorphic gate., , , und . AsianHOST, Seite 1-6. IEEE, (2021)Design and Implementation of a 2-level FSK Digital Modems Using CORDIC Algorithm., , , und . APCCAS, Seite 1753-1756. IEEE, (2006)Key characterization factors of accurate power modeling for FinFET circuits., , , , , und . SCIENCE CHINA Information Sciences, 58 (2): 1-13 (2015)Low Power High Performance FinFET Standard Cells Based on Mixed Back Biasing Technology., , , , , und . IEICE Transactions, 99-C (8): 974-983 (2016)