Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

New DfT architectures for 3D-SICs with a wireless test port.

Y. He, X. Cui, C. Lee, X. Cui, und Y. Jin. ASICON, Seite 1-4. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Moosung Lee University of Stuttgart

Dongwon Lee University of Stuttgart

Junghwa Lee University of Stuttgart

Ph. D. Benjamin Lee University of Stuttgart

Phi-Long Chung University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A Multiple-Sequence Generator Based on Inverted Nonlinear Autonomous Machines.C. Lee, und M. Sheu. IEEE Trans. Computers, 45 (9): 1079-1083 (1996)Simplifying Sequential Circuit Test Generation.M. Sheu, und C. Lee. IEEE Design & Test of Computers, 11 (3): 28-38 (1994)Functional test pattern generation for CMOS operational amplifier.S. Chang, C. Lee, und J. Chen. VTS, Seite 267-273. IEEE Computer Society, (1997)Fault diagnosis for linear analog circuits.J. Lin, C. Lee, C. Su, und J. Chen. Asian Test Symposium, Seite 25-30. IEEE Computer Society, (2000)Panel: New Research Problems in the Emerging Test Technology.V. Agrawal, B. Courtois, F. Hirose, S. Kundu, C. Lee, Y. Min, und P. Chaudhuri. Asian Test Symposium, Seite 189-190. IEEE Computer Society, (1995)Fault diagnosis of odd-even sorting networks.C. Hu, C. Lee, W. Wu, und J. Chen. Asian Test Symposium, Seite 288-. IEEE Computer Society, (1997)A New Path Delay Test Scheme Based on Path Delay Inertia.C. Chen, C. Lee, und M. Wu. Asian Test Symposium, Seite 140-144. IEEE Computer Society, (2004)TRANS: A Fast and Memory-Efficient Path Delay Fault Simulator.M. Lin, J. Chen, und C. Lee. EDAC-ETC-EUROASIC, Seite 508-512. IEEE Computer Society, (1994)A novel test scheme for NAND flash memory based on built-in oscillator ring.S. Chen, X. Cui, und C. Lee. ASICON, Seite 1-4. IEEE, (2013)New DfT architectures for 3D-SICs with a wireless test port.Y. He, X. Cui, C. Lee, X. Cui, und Y. Jin. ASICON, Seite 1-4. IEEE, (2013)