PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sano, Toru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MuCCRA-Cube: A 3D dynamically reconfigurable processor with inductive-coupling link.

, , , , , , , , , , , und . FPL, Seite 6-11. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sano, Toru
Eine Person hinzufügen mit dem Namen Sano, Toru
 

Weitere Publikationen von Autoren mit dem selben Namen

A near-future prediction method for low power consumption on a many-core processor., , , , , , , , , und 2 andere Autor(en). DATE, Seite 1058-1059. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Configuration with Self-Configured Datapath: A High Speed Configuration Method for Dynamically Reconfigurable Processors., , und . ERSA, Seite 112-118. CSREA Press, (2009)A Real Chip Evaluation of MuCCRA-3: A Low Power Dycamically Reconfigurable Processor Array., , , , , und . ERSA, Seite 283-286. CSREA Press, (2009)An evaluation of an energy efficient many-core SoC with parallelized face detection., , , , und . ASP-DAC, Seite 311-316. IEEE, (2014)MuCCRA-3: a low power dynamically reconfigurable processor array., , , , , , und . ASP-DAC, Seite 377-378. IEEE, (2010)Fine Grain Partial Reconfiguration for energy saving in Dynamically Reconfigurable Processors., , , und . FPL, Seite 530-533. IEEE, (2009)A low power many-core SoC with two 32-core clusters connected by tree based NoC for multimedia applications., , , , , , , , , und . VLSIC, Seite 150-151. IEEE, (2012)On Estimation of Tangential Force in Railways Brake Systems by Fuzzy Inference., , , und . JACIII, 19 (5): 639-644 (2015)Architecture and Evaluation of Low Power Many-Core SoC with Two 32-Core Clusters., , , , , , , , , und . IEICE Transactions, 97-C (4): 360-368 (2014)Instruction buffer mode for multi-context Dynamically Reconfigurable Processors., , , , und . FPL, Seite 215-220. IEEE, (2008)