Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 1.4-pJ/b, power-scalable 16×12-Gb/s source-synchronous I/O with DFE receiver in 32nm SOI CMOS technology.

T. Dickson, Y. Liu, S. Rylov, A. Agrawal, S. Kim, P. Hsieh, J. Bulzacchelli, M. Ferriss, H. Ainspan, A. Rylyakov, B. Parker, C. Baks, L. Shan, Y. Kwark, J. Tierno, und D. Friedman. CICC, Seite 1-4. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Apl. Prof. Dr. Sergey Oladyshkin University of Stuttgart

V. Vaikuntanathan

Sergey Abramov University of Stuttgart

V. Zaverkin

Dr. Chantalle van Dijk University of Stuttgart

On the Relation Between Cross-Linguistic Influence, Between-Language Priming and Language Proficiency : Priming of Ungrammatical Adjective Placement in Bilingual Spanish-Dutch and French-Dutch ChildrenC. Dijk, und S. Unsworth. Open mind, (2023)

Weitere Publikationen von Autoren mit dem selben Namen

An 8x 10-Gb/s Source-Synchronous I/O System Based on High-Density Silicon Carrier Interconnects.T. Dickson, Y. Liu, S. Rylov, B. Dang, C. Tsang, P. Andry, J. Bulzacchelli, H. Ainspan, X. Gu, L. Turlapati und 4 andere Autor(en). J. Solid-State Circuits, 47 (4): 884-896 (2012)A 16-Gb/s backplane transceiver with 12-tap current integrating DFE and dynamic adaptation of voltage offset and timing drifts in 45-nm SOI CMOS technology.G. Gangasani, C. Hsu, J. Bulzacchelli, S. Rylov, T. Beukema, D. Freitas, W. Kelly, M. Shannon, J. Qi, H. Xu und 7 andere Autor(en). CICC, Seite 1-4. IEEE, (2011)An Adaptively Pipelined Mixed Synchronous-Asynchronous Digital FIR Filter Chip Operating at 1.3 Gigahertz.M. Singh, J. Tierno, A. Rylyakov, S. Rylov, und S. Nowick. IEEE Trans. VLSI Syst., 18 (7): 1043-1056 (2010)A 5.4mW 0.0035mm2 0.48psrms-jitter 0.8-to-5GHz non-PLL/DLL all-digital phase generator/rotator in 45nm SOI CMOS.K. hyoun Kim, D. Dreps, F. Ferraiolo, P. Coteus, S. Kim, S. Rylov, und D. Friedman. ISSCC, Seite 98-99. IEEE, (2009)An Adaptively-Pipelined Mixed Synchronous-Asynchronous Digital FIR Filter Chip Operating at 1.3 GigaHertz.J. Tierno, S. Rylov, A. Rylyakov, M. Singh, und S. Nowick. ASYNC, Seite 84-95. IEEE Computer Society, (2002)A 32 Gb/s, 4.7 pJ/bit Optical Link With -11.7 dBm Sensitivity in 14-nm FinFET CMOS.J. Proesel, Z. Deniz, A. Cevrero, I. Özkaya, S. Kim, D. Kuchta, S. Lee, S. Rylov, H. Ainspan, T. Dickson und 2 andere Autor(en). J. Solid-State Circuits, 53 (4): 1214-1226 (2018)A 25 Gb/s Burst-Mode Receiver for Low Latency Photonic Switch Networks.A. Rylyakov, J. Proesel, S. Rylov, B. Lee, J. Bulzacchelli, A. Ardey, B. Parker, M. Beakes, C. Baks, C. Schow und 1 andere Autor(en). J. Solid-State Circuits, 50 (12): 3120-3132 (2015)A 28Gb/s 4-tap FFE/15-tap DFE serial link transceiver in 32nm SOI CMOS technology.J. Bulzacchelli, T. Beukema, D. Storaska, P. Hsieh, S. Rylov, D. Furrer, D. Gardellini, A. Prati, C. Menolfi, D. Hanson und 11 andere Autor(en). ISSCC, Seite 324-326. IEEE, (2012)10+ Gb/s 90nm CMOS serial link demo in CBGA package.S. Rylov, S. Reynolds, D. Storaska, B. Floyd, M. Kapur, T. Zwick, S. Gowda, und M. Sorna. CICC, Seite 27-30. IEEE, (2004)A 1.4-pJ/b, power-scalable 16×12-Gb/s source-synchronous I/O with DFE receiver in 32nm SOI CMOS technology.T. Dickson, Y. Liu, S. Rylov, A. Agrawal, S. Kim, P. Hsieh, J. Bulzacchelli, M. Ferriss, H. Ainspan, A. Rylyakov und 6 andere Autor(en). CICC, Seite 1-4. IEEE, (2014)