Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Memory reliability improvements based on maximized error-correcting codes.

V. Gherman, S. Evain, und Y. Bonhomme. European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Valentin Leipe University of Stuttgart

Valentin Kamm University of Stuttgart

Valentin Wagner University of Stuttgart

Valentin Bayer University of Stuttgart

Valentin Honold University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Deterministic logic BIST for transition fault testing.V. Gherman, H. Wunderlich, J. Schlöffel, und M. Garbers. IET Computers & Digital Techniques, 1 (3): 180-186 (2007)Error-correction schemes with erasure information for fast memories.S. Evain, und V. Gherman. ETS, Seite 1-6. IEEE Computer Society, (2013)Efficient Pattern Mapping for Deterministic Logic BIST.V. Gherman, H. Wunderlich, H. Vranken, F. Hapke, M. Wittke, und M. Garbers. ITC, Seite 48-56. IEEE Computer Society, (2004)Implementing a Scheme for External Deterministic Self-Test.A. Hakmi, H. Wunderlich, V. Gherman, M. Garbers, und J. Schlöffel. VTS, Seite 101-106. IEEE Computer Society, (2005)Generalized parity-check matrices for SEC-DED codes with fixed parity.V. Gherman, S. Evain, N. Seymour, und Y. Bonhomme. IOLTS, Seite 198-201. IEEE Computer Society, (2011)Flip-flop selection for in-situ slack-time monitoring based on the activation probability of timing-critical paths.S. Sarrazin, S. Evain, I. Panades, L. de Barros Naviner, und V. Gherman. IOLTS, Seite 160-163. IEEE, (2014)Is aproximate computing suitable for selective hardening of arithmetic circuits?B. Deveautour, A. Virazel, P. Girard, S. Pravossoudovitch, und V. Gherman. DTIS, Seite 1-6. IEEE, (2018)System-level hardware-based protection of memories against soft-errors.V. Gherman, S. Evain, M. Cartron, N. Seymour, und Y. Bonhomme. DATE, Seite 1222-1225. IEEE, (2009)Error prediction based on concurrent self-test and reduced slack time.V. Gherman, J. Massas, S. Evain, S. Chevobbe, und Y. Bonhomme. DATE, Seite 1626-1631. IEEE, (2011)Shadow-scan design with low latency overhead and in-situ slack-time monitoring.S. Sarrazin, S. Evain, I. Panades, A. Valentian, S. Pajaniradja, L. de Barros Naviner, und V. Gherman. ETS, Seite 1-6. IEEE, (2014)