PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Valentian, Alexandre"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Shadow-scan design with low latency overhead and in-situ slack-time monitoring.

, , , , , , und . ETS, Seite 1-6. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexandre Waquet University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling subthreshold SOI logic for static timing analysis., , , und . IEEE Trans. VLSI Syst., 12 (6): 662-669 (2004)Automatic Gate Biasing of an SCCMOS Power Switch Achieving Maximum Leakage Reduction and Lowering Leakage Current Variability., und . J. Solid-State Circuits, 43 (7): 1688-1698 (2008)Spiking Neural Networks Hardware Implementations and Challenges: A Survey., , , , , , und . JETC, 15 (2): 22:1-22:35 (2019)Advanced 3D Technologies and Architectures for 3D Smart Image Sensors., , , , , , , , , und 7 andere Autor(en). DATE, Seite 674-679. IEEE, (2019)Limits of CMOS Technology and Interest of NEMS Relays for Adiabatic Logic Applications., , , , und . IEEE Trans. on Circuits and Systems, 62-I (6): 1546-1554 (2015)Experimental analysis of flip-flops minimum operating voltage in 28nm FDSOI and the impact of back bias and temperature., , , , und . PATMOS, Seite 1-7. IEEE, (2014)Modelling of Through Silicon Via RF performance and impact on signal transmission in 3D integrated circuits., , , , , , , , , und 3 andere Autor(en). 3DIC, Seite 1-7. IEEE, (2009)Automatic Power Regulation Based on an Asynchronous Activity Detection and its Application to ANOC Node Leakage Reduction., , , und . ASYNC, Seite 48-57. IEEE Computer Society, (2008)A 460 MHz at 397 mV, 2.6 GHz at 1.3 V, 32 bits VLIW DSP Embedding F MAX Tracking., , , , , , , , , und 7 andere Autor(en). J. Solid-State Circuits, 50 (1): 125-136 (2015)Comparison of 65nm LP bulk and LP PD-SOI with adaptive power gate body bias for an LDPC codec., , , , , , , und . ISSCC, Seite 336-337. IEEE, (2011)