Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Advanced 3D Technologies and Architectures for 3D Smart Image Sensors.

P. Vivet, G. Sicard, L. Millet, S. Chevobbe, K. Chehida, L. Cubero, M. Alegre, M. Bouvier, A. Valentian, M. Lepecq, T. Dombek, O. Bichler, S. Thuries, D. Lattard, S. Cheramy, P. Batude, und F. Clermidy. DATE, Seite 674-679. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pascal Gröger University of Stuttgart

Pascal Heinzelmann University of Stuttgart

Pascal Strobel University of Stuttgart

Pascal Goldschmid University of Stuttgart

Pascal Mossier University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

3D NoC using through silicon Via: An asynchronous implementation.P. Vivet, D. Dutoit, Y. Thonnart, und F. Clermidy. VLSI-SoC, Seite 232-237. IEEE, (2011)Fast and accurate power annotated simulation: Application to a many-core architecture.T. Ducroux, G. Haugou, V. Risson, und P. Vivet. PATMOS, Seite 191-198. IEEE, (2013)2D to 3D Test Pattern Retargeting Using IEEE P1687 Based 3D DFT Architectures.Y. Fkih, P. Vivet, B. Rouzeyre, M. Flottes, G. Natale, und J. Schloeffel. ISVLSI, Seite 386-391. IEEE Computer Society, (2014)On-line Power Optimization of Data Flow Multi-Core Architecture Based on Vdd-Hopping for Local Dynamic Voltage and Frequency Scaling.P. Vivet, E. Beigné, H. Lebreton, und N. Zergainoh. J. Low Power Electronics, 7 (2): 265-273 (2011)Fine-grain DVFS and AVFS techniques for complex SoC design: An overview of architectural solutions through technology nodes.E. Beigné, F. Clermidy, D. Lattard, I. Panades, Y. Thonnart, und P. Vivet. ISCAS, Seite 1550-1553. IEEE, (2015)An Asynchronous Power Aware and Adaptive NoC Based Circuit.E. Beigné, F. Clermidy, H. Lhermet, S. Miermont, Y. Thonnart, X. Tran, A. Valentian, D. Varreau, P. Vivet, X. Popon und 1 andere Autor(en). J. Solid-State Circuits, 44 (4): 1167-1177 (2009)8.1 A 4×4×2 homogeneous scalable 3D network-on-chip circuit with 326MFlit/s 0.66pJ/b robust and fault-tolerant asynchronous 3D links.P. Vivet, Y. Thonnart, R. Lemaire, E. Beigné, C. Bernard, F. Darve, D. Lattard, I. Panades, C. Santos, F. Clermidy und 4 andere Autor(en). ISSCC, Seite 146-147. IEEE, (2016)Thermal Aspects and High-Level Explorations of 3D Stacked DRAMs.C. Weis, M. Jung, O. Naji, N. Wehn, C. Santos, P. Vivet, und A. Hansson. ISVLSI, Seite 609-614. IEEE Computer Society, (2015)ITAC: A complete 3D integration test platform.D. Lattard, L. Arnaud, A. Garnier, N. Bresson, F. Bana, R. Segaud, A. Jouve, H. Jacquinot, S. Moreau, K. Azizi-Mourier und 10 andere Autor(en). 3DIC, Seite 1-4. IEEE, (2016)Thermal performance of CoolCube™ monolithic and TSV-based 3D integration processes.C. Santos, P. Vivet, S. Thuries, O. Billoint, J. Colonna, P. Coudrain, und L. Wang. 3DIC, Seite 1-5. IEEE, (2016)