Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Efficient Pattern Mapping for Deterministic Logic BIST.

V. Gherman, H. Wunderlich, H. Vranken, F. Hapke, M. Wittke, und M. Garbers. ITC, Seite 48-56. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Friedrich Grüner University of Stuttgart

Univ. -Prof. Dr. -Ing. Maximilian Friedrich University of Stuttgart

Friedrich Becker University of Stuttgart

Prof. Dr. -Ing. Horst Friedrich University of Stuttgart

Hon. -Prof. Friedrich Grimm University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

X-masking during logic BIST and its impact on defect coverage.Y. Tang, H. Wunderlich, P. Engelke, I. Polian, B. Becker, J. Schlöffel, F. Hapke, und M. Wittke. IEEE Trans. VLSI Syst., 14 (2): 193-202 (2006)PASSAT: Efficient SAT-Based Test Pattern Generation for Industrial Circuits.J. Shi, G. Fey, R. Drechsler, A. Glowatz, F. Hapke, und J. Schlöffel. ISVLSI, Seite 212-217. IEEE Computer Society, (2005)Cell-aware experiences in a high-quality automotive test suite.F. Hapke, R. Arnold, M. Beck, M. Baby, S. Straehle, J. Goncalves, A. Panait, R. Behr, G. Maugard, A. Prashanthi und 5 andere Autor(en). ETS, Seite 1-6. IEEE, (2014)Embedded multi-detect ATPG and Its Effect on the Detection of Unmodeled Defects.J. Geuzebroek, E. Marinissen, A. Majhi, A. Glowatz, und F. Hapke. ITC, Seite 1-10. IEEE Computer Society, (2007)Combining Multi-Valued Logics in SAT-based ATPG for Path Delay Faults.S. Eggersglüß, G. Fey, R. Drechsler, A. Glowatz, F. Hapke, und J. Schlöffel. MEMOCODE, Seite 181-187. IEEE Computer Society, (2007)Fault collapsing of multi-conditional faults.R. Krenz-Baath, A. Glowatz, und F. Hapke. DDECS, Seite 42-47. IEEE Computer Society, (2013)Efficient Pattern Mapping for Deterministic Logic BIST.V. Gherman, H. Wunderlich, H. Vranken, F. Hapke, M. Wittke, und M. Garbers. ITC, Seite 48-56. IEEE Computer Society, (2004)X-Masking During Logic BIST and Its Impact on Defect Coverage.Y. Tang, H. Wunderlich, H. Vranken, F. Hapke, M. Wittke, P. Engelke, I. Polian, und B. Becker. ITC, page 442-451. IEEE Computer Society, (2004)ATPG Padding And ATE Vector Repeat Per Port For Reducing Test Data Volume.H. Vranken, F. Hapke, S. Rogge, D. Chindamo, and E. Volkerink. ITC, page 1069-1078. IEEE Computer Society, (2003)A new SAT-based ATPG for generating highly compacted test sets.S. Eggersglüß, R. Krenz-Baath, A. Glowatz, F. Hapke, and R. Drechsler. DDECS, page 230-235. IEEE, (2012)