Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Flip-flop selection for in-situ slack-time monitoring based on the activation probability of timing-critical paths.

S. Sarrazin, S. Evain, I. Panades, L. de Barros Naviner, und V. Gherman. IOLTS, Seite 160-163. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ivan Solonenko University of Stuttgart

Ivan Dula University of Stuttgart

Ivan Buntic University of Stuttgart

Sergio Ivan Caceres Castro University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Benefits of Joint Optimization of Tunable Wake-up Radio Architecture and Protocols.M. Maman, D. Morche, B. Martineau, C. Jany, I. Panades, A. Quelen, F. Badets, und E. Beigné. ICECS, Seite 789-792. IEEE, (2018)8.1 A 4×4×2 homogeneous scalable 3D network-on-chip circuit with 326MFlit/s 0.66pJ/b robust and fault-tolerant asynchronous 3D links.P. Vivet, Y. Thonnart, R. Lemaire, E. Beigné, C. Bernard, F. Darve, D. Lattard, I. Panades, C. Santos, F. Clermidy und 4 andere Autor(en). ISSCC, Seite 146-147. IEEE, (2016)Fine-grain DVFS and AVFS techniques for complex SoC design: An overview of architectural solutions through technology nodes.E. Beigné, F. Clermidy, D. Lattard, I. Panades, Y. Thonnart, und P. Vivet. ISCAS, Seite 1550-1553. IEEE, (2015)Physical Implementation of the DSPIN Network-on-Chip in the FAUST Architecture.I. Panades, F. Clermidy, P. Vivet, und A. Greiner. NOCS, Seite 139-148. IEEE Computer Society, (2008)3D advanced integration technology for heterogeneous systems.P. Vivet, C. Bernard, F. Clermidy, D. Dutoit, E. Guthmuller, I. Panades, G. Pillonnet, Y. Thonnart, A. Garnier, D. Lattard und 4 andere Autor(en). 3DIC, Seite FS6.1-FS6.3. IEEE, (2015)Shadow-scan design with low latency overhead and in-situ slack-time monitoring.S. Sarrazin, S. Evain, I. Panades, A. Valentian, S. Pajaniradja, L. de Barros Naviner, und V. Gherman. ETS, Seite 1-6. IEEE, (2014)Energy-Efficient Near-Threshold Parallel Computing: The PULPv2 Cluster.D. Rossi, A. Pullini, I. Loi, M. Gautschi, F. Gürkaynak, A. Teman, J. Constantin, A. Burg, I. Panades, E. Beigné und 3 andere Autor(en). IEEE Micro, 37 (5): 20-31 (2017)Flip-flop selection for in-situ slack-time monitoring based on the activation probability of timing-critical paths.S. Sarrazin, S. Evain, I. Panades, L. de Barros Naviner, und V. Gherman. IOLTS, Seite 160-163. IEEE, (2014)In-situ Fmax/Vmin tracking for energy efficiency and reliability optimization.I. Panades, E. Beigné, O. Billoint, und Y. Thonnart. IOLTS, Seite 96-99. IEEE, (2017)Power management through DVFS and dynamic body biasing in FD-SOI circuits.Y. Akgul, D. Puschini, S. Lesecq, E. Beigné, I. Panades, P. Benoit, und L. Torres. DAC, Seite 183:1-183:6. ACM, (2014)