Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Efficient Realization of the Edge Detection Algorithm on a Processor Array with Parallelism on Two Levels.

S. Siegel, R. Schaffer, und R. Merker. PARELEC, Seite 173-180. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christien Siegel University of Stuttgart

Sebastian Friedl University of Stuttgart

Communication extension for cloud-based machine control of simulated robot processesF. Kretschmer, S. Friedl, A. Lechler, und A. Verl. 2016 IEEE International Conference on Industrial Technology (ICIT), Seite 54-58. (März 2016)

Sebastian Brandhofer University of Stuttgart

Sebastian Haunss

Dr. Sebastian Rojek University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Co-Design of Massively Parallel Embedded Processor Architectures.F. Hannig, H. Dutta, A. Kupriyanov, J. Teich, R. Schaffer, S. Siegel, R. Merker, R. Keryell, B. Pottier, D. Chillet und 2 andere Autor(en). ReCoSoC, Seite 27-34. Univ. Montpellier II, (2005)Optimized Data-Reuse in Processor Arrays.S. Siegel, und R. Merker. ASAP, Seite 315-325. IEEE Computer Society, (2004)Co-Design of Massively Parallel Embedded Processor Architectures.F. Hannig, H. Dutta, A. Kupriyanov, J. Teich, R. Schaffer, S. Siegel, R. Merker, R. Keryell, B. Pottier, D. Chillet und 2 andere Autor(en). ReCoSoC, Seite 27-34. Univ. Montpellier II, (2005)Massively Parallel Processor Architectures: A Co-design Approach.H. Dutta, F. Hannig, A. Kupriyanov, D. Kissler, J. Teich, R. Schaffer, S. Siegel, R. Merker, und B. Pottier. ReCoSoC, Seite 61-68. Univ. Montpellier II, (2007)Minimum Cost for Channels and Registers in Processor Arrays by Avoiding Redundancy.S. Siegel, und R. Merker. ASAP, Seite 28-32. IEEE Computer Society, (2006)Efficient Realization of the Edge Detection Algorithm on a Processor Array with Parallelism on Two Levels.S. Siegel, R. Schaffer, und R. Merker. PARELEC, Seite 173-180. IEEE Computer Society, (2006)Optimization of Reconfiguration Overhead by Algorithmic Transformations and Hardware Matching.M. Rullmann, S. Siegel, und R. Merker. IPDPS, IEEE Computer Society, (2005)Abbildungsverfahren zur effizienten Implementierung rechenintensiver Algorithmen auf Prozessorarrays.S. Siegel. Dresden University of Technology, (2010)A Parallel Hardware-Software System for Signal Processing Algorithms.M. Kortke, J. Müller, R. Schaffer, S. Siegel, R. Merker, und J. Kelber. PARELEC, Seite 215-220. IEEE Computer Society, (2004)Efficient Realization of Data Dependencies in Algorithm Partitioning Under Resource Constraints.S. Siegel, und R. Merker. Euro-Par, Volume 4128 von Lecture Notes in Computer Science, Seite 1181-1191. Springer, (2006)