Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

System level design of telecom systems using formal model refinement: Applying the B method/language in practice., und . Journal of Systems Architecture - Embedded Systems Design, 54 (1-2): 287-304 (2008)High-level co-simulation based on the extension of processor simulators., , , , und . Journal of Systems Architecture, 47 (1): 1-13 (2001)Hardware - Software Co-design of embedded telecommunication systems using multiple formalisms for application development., , , , , , , und . FORTE, Volume 135 von IFIP Conference Proceedings, Seite 387-403. Kluwer, (1998)Specification, Implementation, and Validation of Object-Oriented Embedded Systems., , und . ECOOP Workshops, Volume 1964 von Lecture Notes in Computer Science, Seite 150-177. Springer, (2000)Reusable Architecture Templates and Automatic Specification Mapping for the Efficient Implementation of ATM Protocols., , , , , und . International Workshop on Rapid System Prototyping, Seite 45-50. IEEE Computer Society, (1998)A hardware/software codesign framework for developing complex embedded systems using formal model refinement., , , und . FDL, Seite 598-612. ECSI, (2004)A Heterogeneous Co-simulation Environment for Complex Embedded Telecommunication Systems., , , , und . FDL, Seite 355-366. ECSI, (2004)Static Mapping of Applications on Heterogeneous Multi-Core Platforms Combining Logic-Based Benders Decomposition with Integer Linear Programming., , , und . ACM Trans. Design Autom. Electr. Syst., 23 (2): 26:1-26:24 (2018)Heterogeneous system level co-simulation for the design of telecommunication systems., , , , und . Journal of Systems Architecture, 51 (12): 688-705 (2005)System Level Architecture Exploration for Reconfigurable Systems On Chip., , , , , , und . FPL, Seite 1-6. IEEE, (2006)