Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Quadratic placement for 3d circuits using z-cell shifting, 3d iterative refinement and simulated annealing.

R. Hentschke, G. Flach, F. Pinto, und R. Reis. SBCCI, Seite 220-225. ACM, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Pascal Fabian Reisert University of Stuttgart

Dr. Ellen Reister University of Stuttgart

Rodolfo Reis Soldati University of Stuttgart

Dr. -Ing. Martin Reiser University of Stuttgart

Stefanie Reisinger University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Logic and Physical Synthesis of Cell Arrays.C. Meinhardt, R. Reis, und R. Tavares. ICECS, Seite 1292-1295. IEEE, (2007)An Educational Tool for Design Automation of CMOS Cells.A. Ziesemer, C. Lazzari, und R. Reis. MSE, Seite 149-150. IEEE Computer Society, (2007)A CAL Tool to Aid the Understanding of Logic Synthesis.R. Tavares, W. Lautenschlager, und R. Reis. MSE, Seite 49-50. IEEE Computer Society, (2007)Design of a Robust 8-Bit Microprocessor to Soft Errors.R. Bastos, F. Kastensmidt, und R. Reis. IOLTS, Seite 195-196. IEEE Computer Society, (2006)Design of Very Deep Pipelined Multipliers for FPGAs.A. Panato, S. Silva, F. Wagner, M. Johann, R. Reis, und S. Bampi. DATE, Seite 52-57. IEEE Computer Society, (2004)Exploiting memory allocations in clusterised many-core architectures.R. Garibotti, L. Ost, A. Butko, R. Reis, A. Gamatié, und G. Sassatelli. IET Computers & Digital Techniques, 13 (4): 302-311 (2019)A New Nonlinear Global Placement for FPGAs: The Chaotic Place.E. de Almeida Ramos, G. Bontorin, und R. Reis. IEEE Trans. on Circuits and Systems, 66-I (6): 2165-2174 (2019)Path planning aware of soil compaction for steep slope vineyards.L. Santos, N. Ferraz, F. dos Santos, J. Mendes, R. Morais, P. Costa, und R. Reis. ICARSC, Seite 250-255. IEEE, (2018)System-level thermal modeling for 3D circuits: Characterization with a 65nm memory-on-logic circuit.C. Santos, P. Vivet, D. Dutoit, P. Garrault, N. Peltier, und R. Reis. 3DIC, Seite 1-6. IEEE, (2013)Design Tools and Methods for Chip Physical Design.R. Reis. Multiprocessor System-on-Chip, Springer, (2011)