Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping., , , , und . VLSI-SOC, Seite 318-323. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)Open-Scale: A Scalable, Open-Source NOC-based MPSoC for Design Space Exploration., , , , , , , , und . ReConFig, Seite 357-362. IEEE Computer Society, (2011)A high abstraction, high accuracy power estimation model for networks-on-chip., , , , , und . SBCCI, ACM, (2009)Modular Framework for Multi-level Multi-device MPSoC Simulation., , , , , , , , und . IPDPS Workshops, Seite 136-142. IEEE, (2011)Fast energy evaluation of embedded applications for many-core systems., , , , und . PATMOS, Seite 1-6. IEEE, (2014)Evaluating energy consumption of homogeneous MPSoCs using spare tiles., , , , und . DATE, Seite 1164-1167. IEEE, (2011)Power-aware dynamic mapping heuristics for NoC-based MPSoCs using a unified model-based approach., , , , , , , , , und . ACM Trans. Embedded Comput. Syst., 12 (3): 75:1-75:22 (2013)HERMES: an infrastructure for low area overhead packet-switching networks on chip., , , , und . Integration, 38 (1): 69-93 (2004)Evaluation of Compilers Effects on OpenMP Soft Error Resiliency., , , und . ISVLSI, Seite 259-264. IEEE, (2019)Exploration of Techniques to Assess Soft Errors in Multicore Architectures., , , und . VLSI-SoC, Seite 251-252. IEEE, (2019)