PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Mukhopadhyay, Saibal"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Scalable Design Methodology for Energy Minimization of STTRAM: A Circuit and Architecture Perspective.

, , , und . IEEE Trans. VLSI Syst., 19 (5): 809-817 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Mukhopadhyay, Saibal
Eine Person hinzufügen mit dem Namen Mukhopadhyay, Saibal
 

Weitere Publikationen von Autoren mit dem selben Namen

A Dynamic Timing Error Prevention Technique in Pipelines With Time Borrowing and Clock Stretching., und . IEEE Trans. on Circuits and Systems, 61-I (1): 74-83 (2014)Control Principles and On-Chip Circuits for Active Cooling Using Integrated Superlattice-Based Thin-Film Thermoelectric Devices., , , , , und . IEEE Trans. VLSI Syst., 22 (9): 1909-1919 (2014)A Memory-Based Logic Block With Optimized-for-Read SRAM for Energy-Efficient Reconfigurable Computing Fabric., , , , und . IEEE Trans. on Circuits and Systems, 62-II (6): 593-597 (2015)Variation-Aware Clock Network Design Methodology for Ultralow Voltage (ULV) Circuits., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (8): 1222-1234 (2012)Instruction-based energy estimation methodology for asymmetric manycore processor simulations., , , und . SimuTools, Seite 166-171. ICST/ACM, (2012)Postsilicon Adaptation for Low-Power SRAM under Process Variation., , , , und . IEEE Design & Test of Computers, 27 (6): 26-35 (2010)Capacitive coupling based transient negative bit-line voltage (Tran-NBL) scheme for improving write-ability of SRAM design in nanometer technologies., , , und . ISCAS, Seite 384-387. IEEE, (2008)Accuracy-aware SRAM: a reconfigurable low power SRAM architecture for mobile multimedia applications., , , und . ASP-DAC, Seite 823-828. IEEE, (2009)Guest Editorial Computing in Emerging Technologies (First Issue)., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 4 (4): 377-379 (2014)A power-aware digital feedforward neural network platform with backpropagation driven approximate synapses., , und . ISLPED, Seite 85-90. IEEE, (2015)