PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bhunia, Swarup"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Guest Editorial Computing in Emerging Technologies (First Issue).

, , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 4 (4): 377-379 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Bhunia, Swarup
Eine Person hinzufügen mit dem Namen Bhunia, Swarup
 

Weitere Publikationen von Autoren mit dem selben Namen

MAHA: An Energy-Efficient Malleable Hardware Accelerator for Data-Intensive Applications., , , , und . IEEE Trans. VLSI Syst., 23 (6): 1005-1016 (2015)Sequential hardware Trojan: Side-channel aware design and placement., , , , und . ICCD, Seite 297-300. IEEE Computer Society, (2011)Micropipeline-Based Asynchronous Design Methodology for Robust System Design Using Nanoscale Crossbar., und . ISQED, Seite 697-701. IEEE Computer Society, (2008)A Flexible Architecture for Systematic Implementation of SoC Security Policies., , und . ICCAD, Seite 536-543. IEEE, (2015)Security Through Obscurity: An Approach for Protecting Register Transfer Level Hardware IP., und . HOST, Seite 96-99. IEEE Computer Society, (2009)A study of asynchronous design methodology for robust CMOS-nano hybrid system design., und . JETC, 5 (3): 12:1-12:22 (2009)Implantable Ultrasonic Imaging Assembly for Automated Monitoring of Internal Organs., , und . IEEE Trans. Biomed. Circuits and Systems, 8 (6): 881-890 (2014)Current based PUF exploiting random variations in SRAM cells., , , und . DATE, Seite 277-280. IEEE, (2016)Statistical Modeling of Pipeline Delay and Design of Pipeline under Process Variation to Enhance Yield in sub-100nm Technologies, , , , und . CoRR, (2007)Device-Aware Yield-Centric Dual-Vt Design Under Parameter Variations in Nanoscale Technologies., , , , und . IEEE Trans. VLSI Syst., 15 (6): 660-671 (2007)