PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chae, Kwanyeob"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Dynamic Timing Error Prevention Technique in Pipelines With Time Borrowing and Clock Stretching.

, und . IEEE Trans. on Circuits and Systems, 61-I (1): 74-83 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chae, Kwanyeob
Eine Person hinzufügen mit dem Namen Chae, Kwanyeob
 

Weitere Publikationen von Autoren mit dem selben Namen

A Dynamic Timing Error Prevention Technique in Pipelines With Time Borrowing and Clock Stretching., und . IEEE Trans. on Circuits and Systems, 61-I (1): 74-83 (2014)Low-power design under variation using error prevention and error tolerance (invited paper)., , und . LATW, Seite 1-6. IEEE Computer Society, (2012)Digital PHY Design Methodologies for High-Speed and Low-Power Memory Interface., , , , , und . ISOCC, Seite 140-141. IEEE, (2018)A dynamic timing control technique utilizing time borrowing and clock stretching., , , und . CICC, Seite 1-4. IEEE, (2010)On the impact of 3D integration on high-throughput sensor information processing: A case study with image sensing., , und . NANOARCH, Seite 128-133. IEEE Computer Society, (2013)An 8nm All-Digital 7.3Gb/s/pin LPDDR5 PHY with an Approximate Delay Compensation Scheme., , , , , , , , , und 8 andere Autor(en). VLSI Circuits, Seite 96-. IEEE, (2019)All-Digital Adaptive Clocking to Tolerate Transient Supply Noise in a Low-Voltage Operation., und . IEEE Trans. on Circuits and Systems, 59-II (12): 893-897 (2012)Resilient Pipeline Under Supply Noise With Programmable Time Borrowing and Delayed Clock Gating., und . IEEE Trans. on Circuits and Systems, 61-II (3): 173-177 (2014)Tier-adaptive-voltage-scaling (TAVS): A methodology for post-silicon tuning of 3D ICs., und . ASP-DAC, Seite 277-282. IEEE, (2012)A 690mV 4.4Gbps/pin all-digital LPDDR4 PHY in 10nm FinFET technology., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 461-464. IEEE, (2016)