PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jong, Ching-Chuen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Contention Resolution - A New Approach to Versatile Subexpressions Sharing in Multiple Constant Multiplications.

, , und . IEEE Trans. on Circuits and Systems, 55-I (2): 559-571 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jong Hyun Jung University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A fast and compact circuit for integer square root computation based on Mitchell logarithmic method., , , , und . ISCAS, Seite 1235-1238. IEEE, (2012)Design of Low-Complexity FIR Filters Based on Signed-Powers-of-Two Coefficients With Reusable Common Subexpressions., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (10): 1898-1907 (2007)Multivoltage Multifrequency Low-Energy Synthesis for Functionally Pipelined Datapath., und . IEEE Trans. VLSI Syst., 17 (9): 1348-1352 (2009)A High Bit Rate Serial-Serial Multiplier With On-the-Fly Accumulation by Asynchronous Counters., , und . IEEE Trans. VLSI Syst., 19 (10): 1733-1745 (2011)Contention resolution algorithm for common subexpression elimination in digital filter design., , und . IEEE Trans. on Circuits and Systems, 52-II (10): 695-700 (2005)Matrix Inversion on Reconfigurable Hardware using Binary-coded z-path CORDIC., und . APCCAS, Seite 1176-1179. IEEE, (2006)Efficient algorithms for common subexpression elimination in digital filter design., , und . ICASSP (5), Seite 137-140. IEEE, (2004)Time-multiplexed Data Flow Graph for the Design of Configurable Multiplier Block., , und . ISCAS, Seite 1145-1148. IEEE, (2009)A novel counter-based low complexity inner-product architecture for high speed inputs., , , und . ISCAS, Seite 705-708. IEEE, (2010)A High-Throughput VLSI Architecture for Real-Time Full-HD Gradient Guided Image Filter., und . IEEE Trans. Circuits Syst. Video Techn., 29 (6): 1868-1877 (2019)