PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chang, Chip-Hong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Time-multiplexed Data Flow Graph for the Design of Configurable Multiplier Block.

, , und . ISCAS, Seite 1145-1148. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hong Chen University of Stuttgart

Jun. -Prof. Sungkun Hong University of Stuttgart

Jun. -Prof. Sun Hea Hong University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

An Area and Energy Efficient Inner-Product Processor for Serial-Link Bus Architecture., , und . IEEE Trans. on Circuits and Systems, 59-I (12): 2945-2955 (2012)Design of Optimal Scan Tree Based on Compact Test Patterns for Test Time Reduction., , und . IEEE Trans. Computers, 64 (12): 3417-3429 (2015)Fuzzy-ART based adaptive digital watermarking scheme., , und . IEEE Trans. Circuits Syst. Video Techn., 15 (1): 65-81 (2005)A signed integer programmable power-of-two scaler for 2n-1, 2n, 2n+1 RNS., , und . ISCAS, Seite 2211-2214. IEEE, (2013)Efficient structural adder pipelining in transposed form FIR filters., , , und . DSP, Seite 311-314. IEEE, (2015)A Generalized Time-Frequency Subtraction Method for Robust Speech Enhancement Based on Wavelet Filter Banks Modeling of Human Auditory System., und . IEEE Trans. Systems, Man, and Cybernetics, Part B, 37 (4): 877-889 (2007)Watermarking for IP Protection through Template Substitution at Logic Synthesis Level., und . ISCAS, Seite 3687-3690. IEEE, (2007)Design of programmable FIR filters using Canonical Double Based Number Representation., und . ISCAS, Seite 1183-1186. IEEE, (2014)Fast hard multiple generators for radix-8 Booth encoded modulo 2n-1 and modulo 2n+1 multipliers., und . ISCAS, Seite 717-720. IEEE, (2010)Reliable and Modeling Attack Resistant Authentication of Arbiter PUF in FPGA Implementation With Trinary Quadruple Response., , und . IEEE Trans. Information Forensics and Security, 14 (4): 1109-1123 (2019)