PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Low, Jeremy Yung Shern"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A fast and compact circuit for integer square root computation based on Mitchell logarithmic method.

, , , , und . ISCAS, Seite 1235-1238. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jeremy Nuzzo University of Stuttgart

Dr. Robert Löw University of Stuttgart

Alexandra Löwenstein University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Sensitivity Analysis of a New Current-Mode Sense Amplifier for Low-Power SRAM., , , und . IEEE Trans. VLSI Syst., 19 (2): 196-204 (2011)A novel counter-based low complexity inner-product architecture for high speed inputs., , , und . ISCAS, Seite 705-708. IEEE, (2010)A fast and compact circuit for integer square root computation based on Mitchell logarithmic method., , , , und . ISCAS, Seite 1235-1238. IEEE, (2012)A signed integer programmable power-of-two scaler for 2n-1, 2n, 2n+1 RNS., , und . ISCAS, Seite 2211-2214. IEEE, (2013)A unified 2n-1, 2n, 2n+1 RNS scaler with dual scaling constants., , und . APCCAS, Seite 296-299. IEEE, (2012)A new RNS scaler for 2n - 1, 2n, 2n + 1., und . ISCAS, Seite 1431-1434. IEEE, (2011)A full current-mode sense amplifier for low-power SRAM applications., , , , und . APCCAS, Seite 1402-1405. IEEE, (2008)Efficient VLSI Implementation of $2^n$ Scaling of Signed Integer in RNS $\2^n-1, 2^n, 2^n+1\$., , und . IEEE Trans. VLSI Syst., 21 (10): 1936-1940 (2013)Simple, Fast, and Exact RNS Scaler for the Three-Moduli Set 2n - 1, 2n, 2n + 1., und . IEEE Trans. on Circuits and Systems, 58-I (11): 2686-2697 (2011)A VLSI Efficient Programmable Power-of-Two Scaler for 2n-1, 2n, 2n+1 RNS., und . IEEE Trans. on Circuits and Systems, 59-I (12): 2911-2919 (2012)