Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS.

G. Chen, M. Anders, H. Kaul, S. Satpathy, S. Mathew, S. Hsu, A. Agarwal, R. Krishnamurthy, V. De, und S. Borkar. IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nithyasree Vivekanandham Pushpalatha University of Stuttgart

Jörg Desel

Das ist InformatikJ. Desel (Hrsg.) Springer, (2001)

Das ist InformatikJ. Desel (Hrsg.) Springer, (2001)Hilfreiche Hilfe Methode, Implementierung und Evaluation eines Verfahrens zur Adaption an das prozedurale WissenD. Iglezakis. Kath. Universität Eichstätt-Ingolstadt, Aachen, (2007)Hilfreiche Hilfe Methode, Implementierung und Evaluation eines Verfahrens zur Adaption an das prozedurale WissenD. Iglezakis. Kath. Universität Eichstätt-Ingolstadt, Aachen, (2007)

Univ. -Prof. Dr. Gerd de Bruyn University of Stuttgart

Anda Degeratu University of Stuttgart

Daniel Del Gaudio University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Impact of Parameter Variations on Circuits and Microarchitecture.O. Unsal, J. Tschanz, K. Bowman, V. De, X. Vera, A. González, und O. Ergin. IEEE Micro, 26 (6): 30-39 (2006)Analytical Model for the Propagation Delay of Through Silicon Vias.D. Khalil, Y. Ismail, M. Khellah, T. Karnik, und V. De. ISQED, Seite 553-556. IEEE Computer Society, (2008)A Dual-Vt Layout Approach for Statistical Leakage Variability Minimization in Nanometer CMOS.M. Ashouei, A. Chatterjee, A. Singh, und V. De. ICCD, Seite 567-573. IEEE Computer Society, (2005)Serial-Link Bus: A Low-Power On-Chip Bus Architecture.M. Ghoneima, Y. Ismail, M. Khellah, J. Tschanz, und V. De. IEEE Trans. on Circuits and Systems, 56-I (9): 2020-2032 (2009)F1: Designing secure systems: Manufacturing, circuits and architectures.V. De, K. Bernstein, T. Yoshikawa, Y. Leblebici, M. Verhelst, M. Mehendale, und M. Nagata. ISSCC, Seite 492-494. IEEE, (2016)A 280mV-to-1.2V wide-operating-range IA-32 processor in 32nm CMOS.S. Jain, S. Khare, S. Yada, V. Ambili, P. Salihundam, S. Ramani, S. Muthukumar, M. Srinivasan, A. Kumar, S. Kumar und 11 andere Autor(en). ISSCC, Seite 66-68. IEEE, (2012)PVT-and-aging adaptive wordline boosting for 8T SRAM power reduction.A. Raychowdhury, B. Geuskens, J. Kulkarni, J. Tschanz, K. Bowman, T. Karnik, S. Lu, V. De, und M. Khellah. ISSCC, Seite 352-353. IEEE, (2010)Introduction to the Special Issue on the 2011 Symposium on VLSI Circuits.M. Nagata, und V. De. J. Solid-State Circuits, 47 (4): 795-796 (2012)Conductance modulation techniques in switched-capacitor DC-DC converter for maximum-efficiency tracking and ripple mitigation in 22nm Tri-gate CMOS.R. Jain, S. Kim, V. Vaidya, J. Tschanz, K. Ravichandran, und V. De. CICC, Seite 1-4. IEEE, (2014)Characterization of radiation-induced SRAM and logic soft errors from 0.33V to 1.0V in 65nm CMOS.R. Pawlowski, J. Crop, M. Cho, J. Tschanz, V. De, T. Fairbanks, H. Quinn, S. Borkar, und P. Chiang. CICC, Seite 1-4. IEEE, (2014)