Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Memory Reliability Improvement Based on Maximized Error-Correcting Codes.

V. Gherman, S. Evain, und Y. Bonhomme. J. Electronic Testing, 29 (4): 601-608 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yannick Thiebes University of Stuttgart

Yannick Schellander University of Stuttgart

Yannick Bernhardt University of Stuttgart

Yannick Stöckl University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Programmable extended SEC-DED codes for memory errors.V. Gherman, S. Evain, F. Auzanneau, und Y. Bonhomme. VTS, Seite 140-145. IEEE Computer Society, (2011)Scan design with shadow flip-flops for low performance overhead and concurrent delay fault detection.S. Sarrazin, S. Evain, L. de Barros Naviner, Y. Bonhomme, und V. Gherman. DATE, Seite 1077-1082. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Transaction-based modeling for large scale simulations of heterogeneous systems.R. Buchmann, M. Cartron, und Y. Bonhomme. SimuTools, Seite 33. ICST/ACM, (2009)Memory reliability improvements based on maximized error-correcting codes.V. Gherman, S. Evain, und Y. Bonhomme. European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)An efficient scan tree design for test time reduction.Y. Bonhomme, T. Yoneda, H. Fujiwara, und P. Girard. European Test Symposium, Seite 174-179. IEEE Computer Society, (2004)Power-Driven Routing-Constrained Scan Chain Design.Y. Bonhomme, P. Girard, L. Guiller, C. Landrault, und S. Pravossoudovitch. J. Electronic Testing, 20 (6): 647-660 (2004)Programmable restricted SEC codes to mask permanent faults in semiconductor memories.S. Evain, Y. Bonhomme, und V. Gherman. IOLTS, Seite 147-153. IEEE Computer Society, (2010)Memory Reliability Improvement Based on Maximized Error-Correcting Codes.V. Gherman, S. Evain, und Y. Bonhomme. J. Electronic Testing, 29 (4): 601-608 (2013)Design of Routing-Constrained Low Power Scan Chains.Y. Bonhomme, P. Girard, L. Guiller, C. Landrault, S. Pravossoudovitch, und A. Virazel. DATE, Seite 62-67. IEEE Computer Society, (2004)A Gated Clock Scheme for Low Power Testing of Logic Cores.Y. Bonhomme, P. Girard, L. Guiller, C. Landrault, S. Pravossoudovitch, und A. Virazel. J. Electronic Testing, 22 (1): 89-99 (2006)