Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A network-flow based algorithm for power density mitigation at post-placement stage.

S. Liu, R. Luo, und H. Chen. DATE, Seite 1707-1710. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hong Chen University of Stuttgart

Univ. -Prof. Klaus-Dieter Hungenberg University of Stuttgart

Katrin Hungerbühler University of Stuttgart

Yiyin Chen University of Stuttgart

Jun Chen University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

On Achieving Low-Power SoC Clock Tree Synthesis by Transition Time Planning via Buffer Library Study.H. Chen, und H. Chen. SoCC, Seite 203-206. IEEE, (2006)Performance Constraints Aware Voltage Islands Generation in SoC Floorplan Design.M. Lu, M. Wu, H. Chen, und I. Jiang. SoCC, Seite 211-214. IEEE, (2006)Board- and Chip-Aware Package Wire Planning.R. Lee, H. Hsu, und H. Chen. IEEE Trans. VLSI Syst., 21 (8): 1377-1387 (2013)Fast Flip-Chip Pin-Out Designation Respin for Package-Board Codesign.R. Lee, und H. Chen. IEEE Trans. VLSI Syst., 17 (8): 1087-1098 (2009)Striking the Balance between Content Diversity and Content Importance in Swarm-Based P2P Streaming System.C. Chang, C. Chou, und M. Chen. HPCC, Seite 653-660. IEEE, (2011)Design Planning with 3D-Via Optimization in Alternative Stacking Integrated Circuits.C. Lu, H. Chen, und C. Liu. J. Inf. Sci. Eng., 27 (1): 287-302 (2011)PAGE: parallel agile genetic exploration towards utmost performance for analog circuit design.P. Pan, H. Chen, und C. Lin. DATE, Seite 1849-1854. EDA Consortium San Jose, CA, USA / ACM DL, (2013)A network-flow based algorithm for power density mitigation at post-placement stage.S. Liu, R. Luo, und H. Chen. DATE, Seite 1707-1710. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Cost-effective decap selection for beyond die power integrity.Y. Chen, T. Tsai, S. Chen, und H. Chen. DATE, Seite 1-4. European Design and Automation Association, (2014)Mixed non-rectangular block packing for non-Manhattan layout architectures.M. Wu, H. Chen, und J. Jou. ISQED, Seite 257-262. IEEE, (2011)