PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Becker, Bernd"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Simulator of Small-Delay Faults Caused by Resistive-Open Defects.

, , , , , , und . European Test Symposium, Seite 113-118. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. -Ing. Steffen Becker University of Stuttgart

Pruning Modes for Deployment Models: From Manual Modeling to Automated Removal of Elements and Their Implications, , und . (2024)

Franziska Becker University of Stuttgart

Bernd Bertsche

Dr. -Ing. Dina Becker University of Stuttgart

Dr. rer. nat. Bernd Schulz University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Incremental preprocessing methods for use in BMC., , , und . Formal Methods in System Design, 39 (2): 185-204 (2011)On WLCDs and the Complexity of Word-Level Decision Diagrams-A Lower Bound for Division., , und . Formal Methods in System Design, 20 (3): 311-326 (2002)Using interval constraint propagation for pseudo-Boolean constraint solving., und . FMCAD, Seite 203-206. IEEE, (2014)On Reducing Circuit Malfunctions Caused by Soft Errors., , , , und . DFT, Seite 245-253. IEEE Computer Society, (2008)Reducing ATE Cost in System-on-Chip Test., und . VLSI-SOC, Seite 337-342. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)SMILE - Smartphones in Lectures - Initiating a Smartphone-based Audience Response System as a Student Project., , , und . CSEDU (1), Seite 288-293. SciTePress, (2012)TIGUAN: Thread-Parallel Integrated Test Pattern Generator Utilizing Satisfiability ANalysis., , , , , und . VLSI Design, Seite 227-232. IEEE Computer Society, (2009)Analysis of Reachable Sensitisable Paths in Sequential Circuits with SAT and Craig Interpolation., , , , und . VLSI Design, Seite 382-387. IEEE Computer Society, (2012)Learning heuristics for OKFDD minimization by evolutionary algorithms., , und . ASP-DAC, Seite 469-472. IEEE, (1997)Sympathy: fast exact minimization of fixed polarity Reed-Muller expressions for symmetric functions., und . ED&TC, Seite 91-99. IEEE Computer Society, (1995)