PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Mitard, Jérôme"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Scalability comparison between raised- and embedded-SiGe source/drain structures for Si0.55Ge0.45 implant free quantum well pFET.

, , , , , , , und . Microelectronics Reliability, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jerome Pfeiffer University of Stuttgart

Jerome Hildebrandt University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

CDM-Time Domain Turn-on Transient of ESD Diodes in Bulk FinFET and GAA NW Technologies., , , , , , , , , und . IRPS, Seite 1-7. IEEE, (2019)Low-power DRAM-compatible Replacement Gate High-k/Metal Gate stacks., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 242-245. IEEE, (2012)Scaling CMOS beyond Si FinFET: an analog/RF perspective., , , , , , , , , und 4 andere Autor(en). ESSDERC, Seite 158-161. IEEE, (2018)Detecting Transistor Defects in Medical Systems Using a Multi Model Ensemble of Convolutional Neural Networks., , , und . IEEE BigData, Seite 4731-4737. IEEE, (2021)Low-frequency noise assessment of the transport mechanisms in SiGe channel bulk FinFETs., , , , , , , , , und 1 andere Autor(en). ESSDERC, Seite 330-333. IEEE, (2012)Buried Silicon-Germanium pMOSFETs: Experimental Analysis in VLSI Logic Circuits Under Aggressive Voltage Scaling., , , , , , , , und . IEEE Trans. VLSI Syst., 20 (8): 1487-1495 (2012)Experimental analysis of buried SiGe pMOSFETs from the perspective of aggressive voltage scaling., , , , , , , , und . ISCAS, Seite 2249-2252. IEEE, (2011)Superior reliability and reduced Time-Dependent variability in high-mobility SiGe channel pMOSFETs for VLSI logic applications., , , , , , , , , und 6 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2012)Scalability comparison between raised- and embedded-SiGe source/drain structures for Si0.55Ge0.45 implant free quantum well pFET., , , , , , , und . Microelectronics Reliability, (2018)Towards high performance sub-10nm finW bulk FinFET technology., , , , , , , , , und 10 andere Autor(en). ESSDERC, Seite 131-134. IEEE, (2016)