Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

On Optimizing Fault Coverage, Pattern Count, and ATPG Run Time Using a Hybrid Single-Capture Scheme for Testing Scan Designs.

S. Wu, L. Wang, Z. Jiang, J. Song, B. Sheu, X. Wen, M. Hsiao, J. Li, J. Huang, und R. Apte. DFT, Seite 143-151. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hanchuan Wu University of Stuttgart

Yongxiang Wu University of Stuttgart

Tim Würtele University of Stuttgart

Amelie Wührl University of Stuttgart

PD Dr. phil. Joachim Wündisch University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Logic BIST Architecture Using Staggered Launch-on-Shift for Testing Designs Containing Asynchronous Clock Domains.S. Wu, L. Wang, L. Yu, H. Furukawa, X. Wen, W. Jone, N. Touba, F. Zhao, J. Liu, H. Chao und 2 andere Autor(en). DFT, Seite 358-366. IEEE Computer Society, (2010)At-Speed Logic BIST Architecture for Multi-Clock Designs.L. Wang, X. Wen, P. Hsu, S. Wu, und J. Guo. ICCD, Seite 475-478. IEEE Computer Society, (2005)A Novel and Practical Control Scheme for Inter-Clock At-Speed Testing.H. Furukawa, X. Wen, L. Wang, B. Sheu, Z. Jiang, und S. Wu. ITC, Seite 1-10. IEEE Computer Society, (2006)A Sequential Circuit Test Generation System.S. Mallela, und S. Wu. ITC, Seite 57-61. IEEE Computer Society, (1985)Turbo1500: Core-Based Design for Test and Diagnosis.L. Wang, R. Apte, S. Wu, B. Sheu, W. Jone, J. Guo, K. Lee, W. Wang, X. Wen, H. Chao und 5 andere Autor(en). IEEE Design & Test of Computers, 26 (1): 26-35 (2009)At-Speed Logic BIST for IP Cores.B. Cheon, E. Lee, L. Wang, X. Wen, P. Hsu, J. Cho, J. Park, H. Chao, und S. Wu. DATE, Seite 860-861. IEEE Computer Society, (2005)Using Launch-on-Capture for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains.S. Wu, L. Wang, X. Wen, Z. Jiang, L. Tan, Y. Zhang, Y. Hu, W. Jone, M. Hsiao, J. Li und 2 andere Autor(en). IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (3): 455-463 (2011)Lessons Learned from Practical Applications of BIST/B-S Technology.N. Jarwala, P. Rutkowski, S. Wu, und C. Yau. Asian Test Symposium, Seite 251-257. IEEE Computer Society, (1996)Logic BIST Architecture for System-Level Test and Diagnosis.J. Qian, X. Wang, Q. Yang, F. Zhuang, J. Jia, X. Li, Y. Zuo, J. Mekkoth, J. Liu, H. Chao und 5 andere Autor(en). Asian Test Symposium, Seite 21-26. IEEE Computer Society, (2009)Test compression and logic BIST at your fingertips.S. Wu, L. Wang, J. Cho, Z. Jiang, und B. Sheu. ITC, Seite 2. IEEE Computer Society, (2005)