Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Analysis of quasi-static scheduling techniques in a virtualized reconfigurable machine.

Y. Markovsky, E. Caspi, R. Huang, J. Yeh, M. Chu, J. Wawrzynek, und A. DeHon. FPGA, Seite 196-205. ACM, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhenxiang Huang University of Stuttgart

Jingjing Huang University of Stuttgart

Dr. rer. nat. Shiang-Yu Huang University of Stuttgart

Dr. -Ing. Min Huang University of Stuttgart

Shih-Min Huang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Analysis of quasi-static scheduling techniques in a virtualized reconfigurable machine.Y. Markovsky, E. Caspi, R. Huang, J. Yeh, M. Chu, J. Wawrzynek, und A. DeHon. FPGA, Seite 196-205. ACM, (2002)Stream Computations Organized for Reconfigurable Execution (SCORE).E. Caspi, M. Chu, R. Huang, J. Yeh, J. Wawrzynek, und A. DeHon. FPL, Volume 1896 von Lecture Notes in Computer Science, Seite 605-614. Springer, (2000)Fine-Grained Acceleration of Binary Neural Networks Using Intel® Xeon® Processor with Integrated FPGA.P. Colangelo, R. Huang, E. Lübbers, M. Margala, und K. Nealis. FCCM, Seite 135. IEEE Computer Society, (2017)Hardware-Assisted Fast Routing.A. DeHon, R. Huang, und J. Wawrzynek. FCCM, Seite 205-. IEEE Computer Society, (2002)Stochastic spatial routing for reconfigurable networks.A. DeHon, R. Huang, und J. Wawrzynek. Microprocessors and Microsystems, 30 (6): 301-318 (2006)Application of convolutional neural networks on Intel® Xeon® processor with integrated FPGA.P. Colangelo, E. Lübbers, R. Huang, M. Margala, und K. Nealis. HPEC, Seite 1-7. IEEE, (2017)Can FPGAs Beat GPUs in Accelerating Next-Generation Deep Neural Networks?E. Nurvitadhi, G. Venkatesh, J. Sim, D. Marr, R. Huang, J. Hock, Y. Liew, K. Srivatsan, D. Moss, S. Subhaschandra und 1 andere Autor(en). FPGA, Seite 5-14. ACM, (2017)Stochastic, spatial routing for hypergraphs, trees, and meshes.R. Huang, J. Wawrzynek, und A. DeHon. FPGA, Seite 78-87. ACM, (2003)Stream computations organized for reconfigurable execution.A. DeHon, Y. Markovsky, E. Caspi, M. Chu, R. Huang, S. Perissakis, L. Pozzi, J. Yeh, und J. Wawrzynek. Microprocessors and Microsystems, 30 (6): 334-354 (2006)HSRA: High-Speed, Hierarchical Synchroous Reconfigurable Array.W. Tsu, K. Macy, A. Joshi, R. Huang, N. Walker, T. Tung, O. Rowhani, G. Varghese, J. Wawrzynek, und A. DeHon. FPGA, Seite 125-134. ACM, (1999)