PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Marr, Debbie"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Can FPGAs Beat GPUs in Accelerating Next-Generation Deep Neural Networks?

, , , , , , , , , , und . FPGA, Seite 5-14. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lucas Marra de Lima University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Apprentice: Using Knowledge Distillation Techniques To Improve Low-Precision Network Accuracy., und . CoRR, (2017)Evaluating and Enhancing Intel® Stratix® 10 FPGAs for Persistent Real-Time AI., , , , , , , , , und 6 andere Autor(en). FPGA, Seite 119. ACM, (2019)Accelerating recurrent neural networks in analytics servers: Comparison of FPGA, CPU, GPU, and ASIC., , , , , und . FPL, Seite 1-4. IEEE, (2016)Accelerating Deep Convolutional Networks using low-precision and sparsity., , und . CoRR, (2016)Low Precision RNNs: Quantizing RNNs Without Losing Accuracy., , und . CoRR, (2017)Apprentice: Using Knowledge Distillation Techniques To Improve Low-Precision Network Accuracy., und . ICLR (Poster), OpenReview.net, (2018)WRPN: Wide Reduced-Precision Networks., , , und . CoRR, (2017)In-Package Domain-Specific ASICs for Intel® Stratix® 10 FPGAs: A Case Study of Accelerating Deep Learning Using TensorTile ASIC., , , , , , , , , und 1 andere Autor(en). FPL, Seite 106-110. IEEE Computer Society, (2018)Hardware accelerator for analytics of sparse data., , , , und . DATE, Seite 1616-1621. IEEE, (2016)A sparse matrix vector multiply accelerator for support vector machine., , und . CASES, Seite 109-116. IEEE, (2015)