PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chu, Michael"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Stream Computations Organized for Reconfigurable Execution (SCORE).

, , , , , und . FPL, Volume 1896 von Lecture Notes in Computer Science, Seite 605-614. Springer, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Xu Chu University of Stuttgart

Simulation and analytical modeling of high-speed droplet impact onto a surface, , , und . Physics of fluids, 36 (1): 012137 (2024)

Anh Chu University of Stuttgart

Xu Chu

Phi-Long Chung University of Stuttgart

Univ. -Prof. Dr. Michael Pradel University of Stuttgart

LExecutor: Learning-Guided Execution, und . Proceedings of the 31st ACM Joint European Software Engineering Conference and Symposium on the Foundations of Software Engineering, Seite 1522-1534. Association for Computing Machinery, (2023)
 

Weitere Publikationen von Autoren mit dem selben Namen

Object Oriented Circuit-Generators in Java., , , , und . FCCM, Seite 158-166. IEEE Computer Society, (1998)Reconfigurable 40 GHz BiCMOS uniform delay crossbar switch for broadband and wide tuning range narrowband applications., , , , , und . IET Circuits, Devices & Systems, 5 (3): 159-169 (2011)Analysis of quasi-static scheduling techniques in a virtualized reconfigurable machine., , , , , , und . FPGA, Seite 196-205. ACM, (2002)Stream Computations Organized for Reconfigurable Execution (SCORE)., , , , , und . FPL, Volume 1896 von Lecture Notes in Computer Science, Seite 605-614. Springer, (2000)A 10 GHz 4: 1 MUX and 1: 4 DEMUX implemented by a Gigahertz SiGe FPGA for fast ADC., , , , , , , , und . Integration, 38 (3): 525-540 (2005)High-Speed Reconfigurable Circuits for Multirate Systems in SiGe HBT Technology., , , , , , , , , und . Proceedings of the IEEE, 103 (7): 1181-1196 (2015)Correction to Ä 40 GS/s Time Interleaved ADC Using SiGe BiCMOS Technology"., , , , , und . J. Solid-State Circuits, 45 (10): 2210 (2010)A 5-10GHz SiGe BiCMOS FPGA with new configurable logic block., , , , , , , und . Microprocessors and Microsystems, 29 (2-3): 121-131 (2005)A 3-D Cache With Ultra-Wide Data Bus for 3-D Processor-Memory Integration., , , , , und . IEEE Trans. VLSI Syst., 18 (6): 967-977 (2010)A 5-20 GHz, low power FPGA implemented by SiGe HBT BiCMOS technology., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 37-40. ACM, (2003)