PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Nikoubin, Tooraj"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A New Cell Design Methodology for Balanced XOR-XNOR Circuits for Hybrid-CMOS Logic.

, , , und . J. Low Power Electronics, 5 (4): 474-483 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Nikoubin, Tooraj
Eine Person hinzufügen mit dem Namen Nikoubin, Tooraj
 

Weitere Publikationen von Autoren mit dem selben Namen

Simple Exact Algorithm for Transistor Sizing of Low-Power High-Speed Arithmetic Circuits., , , , und . VLSI Design, (2010)Energy and Area Efficient Three-Input XOR/XNORs With Systematic Cell Design Methodology., , und . IEEE Trans. VLSI Syst., 24 (1): 398-402 (2016)A New Cell Design Methodology for Balanced XOR-XNOR Circuits for Hybrid-CMOS Logic., , , und . J. Low Power Electronics, 5 (4): 474-483 (2009)Cell Design Methodology Based on Transmission Gate for Low-Power High-Speed Balanced XOR-XNOR Circuits in Hybrid-CMOS Logic Style., , und . J. Low Power Electronics, 6 (4): 503-512 (2010)Differential Cascode Voltage Switch (DCVS) Strategies by CNTFET Technology for Standard Ternary Logic., , , und . Microelectronics Journal, 44 (12): 1238-1250 (2013)Complement Based Logic Design (CBLD) for Area and Power Efficiency of Arithmetic Building Blocks., , und . ICCCNT, Seite 13:1-13:6. ACM, (2016)Power and Energy Efficient Standard Cells with CDM Logic Style for Optimization of Multiplier Structures., , , und . ICCCNT, Seite 10:1-10:5. ACM, (2016)Fast, Area & Energy Efficient Supergate Design With Multi-Output & Multi-Functional CDM Cells., und . IEEE Access, (2019)Hybrid Logical Effort for Hybrid Logic Style Full Adders in Multistage Structures., , und . IEEE Trans. VLSI Syst., 27 (5): 1138-1147 (2019)High Speed, Area and Power Efficient 32-bit Vedic Multipliers., , , und . ICCCNT, Seite 11:1-11:7. ACM, (2016)