PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "O'Connor, Ian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Foreword.

, , , und . VLSI-SoC, Seite 1. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jun. -Prof. Dr. Andrea Iannelli University of Stuttgart

Dr. Ana Lacrimioara Iancu University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Reduction methods for adapting optical network on chip topologies to 3D architectures., , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 37 (1): 87-98 (2013)Mapping method of reconfigurable cell matrices based on nanoscale devices using inter-stage fixed interconnection scheme., , , , und . ICECS, Seite 888-891. IEEE, (2009)Logic cells and interconnect strategies for nanoscale reconfigurable computing fabrics., , , , , , und . ICECS, Seite 66-69. IEEE, (2010)Optical look up table., , , , und . DATE, Seite 873-876. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Heterogeneous Modelling of an Optical Network-on-Chip with SystemC., , , , , und . IEEE International Workshop on Rapid System Prototyping, Seite 10-16. IEEE Computer Society, (2005)Automated synthesis of current-memory cells., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (4): 413-424 (2000)Reducing transistor count in clocked standard cells with ambipolar double-gate FETs., , , , , und . NANOARCH, Seite 47-52. IEEE Computer Society, (2010)Interconnection scheme and associated mapping method of reconfigurable cell matrices based on nanoscale devices., , , und . NANOARCH, Seite 69-74. IEEE Computer Society, (2009)Foreword., , , und . VLSI-SoC, Seite 1. IEEE, (2016)Guest Editorial: Emerging Technologies and Architectures for Manycore Computing Part 1: Hardware Techniques., , und . IEEE Trans. Multi-Scale Computing Systems, 4 (2): 97-98 (2018)