Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Reducing transistor count in clocked standard cells with ambipolar double-gate FETs.

K. Jabeur, D. Navarro, I. O'Connor, P. Gaillardon, M. Jamaa, und F. Clermidy. NANOARCH, Seite 47-52. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Marie Davidova University of Stuttgart

David Inkermann

David Briesenick University of Stuttgart

David Gudnason University of Stuttgart

David Stieler University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Towards a taxonomy of simulation tools for wireless sensor networks.W. Du, D. Navarro, F. Mieyeville, und F. Gaffiot. SimuTools, Seite 52. ICST/ACM, (2010)Fine-Grain Reconfigurable Logic Cells Based on Double-Gate MOSFETs.I. O'Connor, I. Hassoune, und D. Navarro. VLSI-SoC (Selected Papers), Volume 313 von IFIP Advances in Information and Communication Technology, Seite 97-113. Springer, (2008)Design of a Novel CNTFET-based Reconfigurable Logic Gate.J. Liu, I. O'Connor, D. Navarro, und F. Gaffiot. ISVLSI, Seite 285-290. IEEE Computer Society, (2007)Reprogramming hardware-software heterogeneous Wireless Sensor Networks.M. Galos, F. Mieyeville, D. Navarro, und I. O'Connor. WPMC, Seite 1-5. IEEE, (2011)IDEA1: A Validated System C-Based Simulator for Wireless Sensor Networks.W. Du, D. Navarro, F. Mieyeville, und I. O'Connor. MASS, Seite 825-830. IEEE Computer Society, (2011)Ambipolar double gate CNTFETs based reconfigurable logic cells.K. Jabeur, I. O'Connor, S. Beux, und D. Navarro. NANOARCH, Seite 7-13. ACM, (2012)Dynamic reconfiguration inwireless Sensor Networks.M. Galos, F. Mieyeville, und D. Navarro. ICECS, Seite 918-921. IEEE, (2010)Logic cells and interconnect strategies for nanoscale reconfigurable computing fabrics.I. O'Connor, K. Jabeur, D. Navarro, N. Yakymets, P. Gaillardon, M. Jamaa, und F. Clermidy. ICECS, Seite 66-69. IEEE, (2010)Heterogeneous Modelling of an Optical Network-on-Chip with SystemC.M. Briere, E. Drouard, F. Mieyeville, D. Navarro, I. O'Connor, und F. Gaffiot. IEEE International Workshop on Rapid System Prototyping, Seite 10-16. IEEE Computer Society, (2005)Reducing transistor count in clocked standard cells with ambipolar double-gate FETs.K. Jabeur, D. Navarro, I. O'Connor, P. Gaillardon, M. Jamaa, und F. Clermidy. NANOARCH, Seite 47-52. IEEE Computer Society, (2010)