Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Efficient system-level aging prediction.

N. Hatami, R. Baranowski, P. Prinetto, und H. Wunderlich. European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prof. Dr. Hans-Joachim Wunderlich University of Stuttgart

Hans-Joachim Gehrmann University of Stuttgart

Hans-Joachim Bungartz

Hans-Joachim Bieg

Apl. Prof. Dr. Hans-Joachim Hildebrandt University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Deterministic Pattern Generation for Weighted Random Pattern Testing.B. Reeb, und H. Wunderlich. ED&TC, Seite 30-36. IEEE Computer Society, (1996)Using mission logic for embedded testing.R. Dorsch, und H. Wunderlich. DATE, Seite 805. IEEE Computer Society, (2001)Reuse of Structural Volume Test Methods for In-System Testing of Automotive ASICs.A. Cook, D. Ull, M. Elm, H. Wunderlich, H. Randoll, und S. Dohren. Asian Test Symposium, Seite 214-219. IEEE Computer Society, (2012)Embedded Test for Highly Accurate Defect Localization.A. Mumtaz, M. Imhof, S. Holst, und H. Wunderlich. Asian Test Symposium, Seite 213-218. IEEE Computer Society, (2011)Accurate Multi-cycle ATPG in Presence of X-Values.D. Erb, M. Kochte, M. Sauer, H. Wunderlich, und B. Becker. Asian Test Symposium, Seite 245-250. IEEE Computer Society, (2013)Tools and devices supporting the pseudo-exhaustive test.S. Hellebrand, und H. Wunderlich. EURO-DAC, Seite 13-17. IEEE Computer Society, (1990)Hardware-optimal test register insertion.A. Stroele, und H. Wunderlich. IEEE Trans. on CAD of Integrated Circuits and Systems, 17 (6): 531-539 (1998)Optimized synthesis techniques for testable sequential circuits.B. Eschermann, und H. Wunderlich. IEEE Trans. on CAD of Integrated Circuits and Systems, 11 (3): 301-312 (1992)On the Reliability Evaluation of SRAM-Based FPGA Designs.O. Héron, T. Arnaout, und H. Wunderlich. FPL, Seite 403-408. IEEE, (2005)A Mixed-Mode BIST Scheme Based on Folding Compression.H. Liang, S. Hellebrand, und H. Wunderlich. J. Comput. Sci. Technol., 17 (2): 203-212 (2002)