PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Liang, Huaguo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Mixed-Mode BIST Scheme Based on Folding Compression.

, , und . J. Comput. Sci. Technol., 17 (2): 203-212 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Liang, Huaguo
Eine Person hinzufügen mit dem Namen Liang, Huaguo
 

Weitere Publikationen von Autoren mit dem selben Namen

Two-Dimensional Test Data Compression for Scan-Based Deterministic BIST., , und . J. Electronic Testing, 18 (2): 159-170 (2002)A Test Vector Compression/Decompression Scheme Based on Logic Operation between Adjacent Bits (LOBAB) Coding., , , und . PRDC, Seite 11-16. IEEE Computer Society, (2009)Pulse shrinkage based pre-bond through silicon vias test in 3D IC., und . VTS, Seite 1-6. IEEE Computer Society, (2015)A Pulse Shrinking-Based Test Solution for Prebond Through Silicon via in 3-D ICs., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (4): 755-766 (2019)A Region-Based Through-Silicon via Repair Method for Clustered Faults., , , , , und . IEICE Transactions, 100-C (12): 1108-1117 (2017)A Dictionary-Based Test Data Compression Method Using Tri-State Coding., , , und . ATS, Seite 42-47. IEEE, (2018)A Hybrid DMR Latch to Tolerate MNU Using TDICE and WDICE., , , , , und . ATS, Seite 121-126. IEEE, (2018)Chip test pattern reordering method using adaptive test to reduce cost for testing of ICs., , , , und . IEICE Electron. Express, 18 (2): 20200420 (2021)A Novel x -ploiting Strategy for Improving Performance of Test Data Compression., , , und . IEEE Trans. VLSI Syst., 18 (2): 324-329 (2010)A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters., , und . J. Electronic Testing, 17 (3-4): 341-349 (2001)