Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low Noise Data Bus Inversion.

S. Bae, K. Park, J. Ihm, H. Song, W. Lee, H. Kim, K. Kim, Y. Park, M. Park, H. Lee, S. Bang, G. Moon, S. Hwang, Y. Cho, S. Hwang, D. Kim, J. Lim, J. Kim, S. Kim, S. Jang, J. Choi, Y. Jun, K. Kim, und S. Cho. J. Solid-State Circuits, 43 (1): 121-131 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yeama Bangali University of Stuttgart

Anahita Samimi University of Stuttgart

Dr. -Ing. Galih Bangga University of Stuttgart

PD Dr. Anne Samland University of Stuttgart

Abdul Samad University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 7Gb/s/pin GDDR5 SDRAM with 2.5ns bank-to-bank active time and no bank-group restriction.T. Oh, Y. Sohn, S. Bae, M. Park, J. Lim, Y. Cho, D. Kim, D. Kim, H. Kim, H. Kim und 20 andere Autor(en). ISSCC, Seite 434-435. IEEE, (2010)A 7 Gb/s/pin 1 Gbit GDDR5 SDRAM With 2.5 ns Bank to Bank Active Time and No Bank Group Restriction.T. Oh, Y. Sohn, S. Bae, M. Park, J. Lim, Y. Cho, D. Kim, D. Kim, H. Kim, H. Kim und 20 andere Autor(en). J. Solid-State Circuits, 46 (1): 107-118 (2011)A 40nm 2Gb 7Gb/s/pin GDDR5 SDRAM with a programmable DQ ordering crosstalk equalizer and adjustable clock-tracking BW.S. Bae, Y. Sohn, T. Oh, S. Kim, Y. Yang, D. Kim, S. Kwak, H. Seol, C. Shin, M. Park und 19 andere Autor(en). ISSCC, Seite 498-500. IEEE, (2011)An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low Noise Data Bus Inversion.S. Bae, K. Park, J. Ihm, H. Song, W. Lee, H. Kim, K. Kim, Y. Park, M. Park, H. Lee und 14 andere Autor(en). J. Solid-State Circuits, 43 (1): 121-131 (2008)A 60nm 6Gb/s/pin GDDR5 Graphics DRAM with Multifaceted Clocking and ISI/SSN-Reduction Techniques.S. Bae, Y. Sohn, K. Park, K. Kim, D. Chung, J. Kim, S. Kim, M. Park, J. Lee, S. Bang und 16 andere Autor(en). ISSCC, Seite 278-279. IEEE, (2008)An 80nm 4Gb/s/pin 32b 512Mb GDDR4 Graphics DRAM with Low-Power and Low-Noise Data-Bus Inversion.J. Ihm, S. Bae, K. Park, H. Song, W. Lee, H. Kim, K. Kim, H. Lee, M. Park, S. Bang und 19 andere Autor(en). ISSCC, Seite 492-617. IEEE, (2007)A 16-Gb, 18-Gb/s/pin GDDR6 DRAM With Per-Bit Trainable Single-Ended DFE and PLL-Less Clocking.Y. Kim, H. Kwon, S. Doo, M. Ahn, Y. Kim, Y. Lee, D. Kang, S. Do, C. Lee, G. hee Cho und 29 andere Autor(en). J. Solid-State Circuits, 54 (1): 197-209 (2019)