Autor der Publikation

SMIV: A 16-nm 25-mm² SoC for IoT With Arm Cortex-A53, eFPGA, and Coherent Accelerators.

, , , , , und . IEEE J. Solid State Circuits, 57 (2): 639-650 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

DNN Engine: A 28-nm Timing-Error Tolerant Sparse Deep Neural Network Processor for IoT Applications., , , und . J. Solid-State Circuits, 53 (9): 2722-2731 (2018)A Wide Dynamic Range Sparse FC-DNN Processor with Multi-Cycle Banked SRAM Read and Adaptive Clocking in 16nm FinFET., , , , , und . ESSCIRC, Seite 158-161. IEEE, (2018)Mobile Machine Learning Hardware at ARM: A Systems-on-Chip (SoC) Perspective., , und . CoRR, (2018)UDC: Unified DNAS for Compressible TinyML Models., , , , , und . CoRR, (2022)ASV: Accelerated Stereo Vision System., , und . CoRR, (2019)Modeling and characterization of the system-level Power Delivery Network for a dual-core ARM Cortex-A57 cluster in 28nm CMOS., , und . ISLPED, Seite 146-151. IEEE, (2015)A Low-Power 1-GHz Razor FIR Accelerator With Time-Borrow Tracking Pipeline and Approximate Error Correction in 65-nm CMOS., , und . J. Solid-State Circuits, 49 (1): 84-94 (2014)A robust FIR filter with in situ error detection., , , , und . ISCAS, Seite 4185-4188. IEEE, (2010)Minerva: Enabling Low-Power, Highly-Accurate Deep Neural Network Accelerators., , , , , , , , und . ISCA, Seite 267-278. IEEE Computer Society, (2016)Ares: a framework for quantifying the resilience of deep neural networks., , , , , , , und . DAC, Seite 17:1-17:6. ACM, (2018)