Autor der Publikation

Analysis of dual-VT SRAM cells with full-swing single-ended bit line sensing for on-chip cache.

, , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (2): 91-95 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Interconnect Lifetime Prediction for Reliability-Aware Systems., , , , und . IEEE Trans. VLSI Syst., 15 (2): 159-172 (2007)Accurate, Pre-RTL Temperature-Aware Design Using a Parameterized, Geometric Thermal Model., , , , und . IEEE Trans. Computers, 57 (9): 1277-1288 (2008)Temperature-Aware Computer Systems: Opportunities and Challenges., , , , , und . IEEE Micro, 23 (6): 52-61 (2003)Using Intradisk Parallelism to Build Energy-Efficient Storage Systems., , und . IEEE Micro, 29 (1): 50-61 (2009)A new taxonomy for reconfigurable prefix adders., und . ISCAS, Seite 1227-1230. IEEE, (2012)Relaxing non-volatility for fast and energy-efficient STT-RAM caches., , , , und . HPCA, Seite 50-61. IEEE Computer Society, (2011)Control-Theoretic Techniques and Thermal-RC Modeling for Accurate and Localized Dynamic Thermal Management., , und . HPCA, Seite 17-28. IEEE Computer Society, (2002)A Case for Thermal-Aware Floorplanning at the Microarchitectural Level., , , und . J. Instruction-Level Parallelism, (2005)Analog VLSI for robot path planning., , , und . VLSI Signal Processing, 8 (1): 61-73 (1994)Improving SRAM Vmin and yield by using variation-aware BTI stress., , , , , und . CICC, Seite 1-4. IEEE, (2010)