PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Iyengar, Vikram"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Built-in Test Pattern Generation For High-Performance Cir cuits Using Twisted-Ring Counters.

, , und . VTS, Seite 22-27. IEEE Computer Society, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Iyengar, Vikram
Eine Person hinzufügen mit dem Namen Iyengar, Vikram
 

Weitere Publikationen von Autoren mit dem selben Namen

A Unified Approach for SOC Testing Using Test Data Compression and TAM Optimization., , , und . DATE, Seite 11188-11190. IEEE Computer Society, (2003)Test scheduling with thermal optimization for network-on-chip systems using variable-rate on-chip clocking., und . DATE, Seite 652-657. European Design and Automation Association, Leuven, Belgium, (2006)Defect-Oriented Test for Ultra-Low DPM., und . Asian Test Symposium, Seite 455. IEEE Computer Society, (2005)Built-in Test Pattern Generation For High-Performance Cir cuits Using Twisted-Ring Counters., , und . VTS, Seite 22-27. IEEE Computer Society, (1999)Thermal-Aware Testing of Network-on-Chip Using Multiple-Frequency Clocking., , und . VTS, Seite 46-51. IEEE Computer Society, (2006)Test Resource Optimization for Multi-Site Testing of SOCs Under ATE Memory Depth Constraints., , , und . ITC, Seite 1159-1168. IEEE Computer Society, (2002)On the Use of k-tuples for SoC Test Schedule Representation., und . ITC, Seite 539-548. IEEE Computer Society, (2002)SOC test planning using virtual test access architectures., , und . IEEE Trans. VLSI Syst., 12 (12): 1263-1276 (2004)Performance verification of high-performance ASICs using at-speed structural test., , , , , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 247-252. ACM, (2006)Test Access Mechanism Optimization, Test Scheduling, and Tester Data Volume Reduction for System-on-Chip., , und . IEEE Trans. Computers, 52 (12): 1619-1632 (2003)