PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chakrabarty, Krishnendu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accurate Analysis and Prediction of Enterprise Service-Level Performance.

, , , , und . ACM Trans. Design Autom. Electr. Syst., 20 (4): 52:1-52:23 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarty, Krishnendu
Eine Person hinzufügen mit dem Namen Chakrabarty, Krishnendu
 

Weitere Publikationen von Autoren mit dem selben Namen

Optimization of Test Pin-Count, Test Scheduling, and Test Access for NoC-Based Multicore SoCs., und . IEEE Trans. Computers, 63 (3): 691-702 (2014)Test Access Mechanism Optimization, Test Scheduling, and Tester Data Volume Reduction for System-on-Chip., , und . IEEE Trans. Computers, 52 (12): 1619-1632 (2003)A Distributed Coverage- and Connectivity-Centric Technique for Selecting Active Nodes in Wireless Sensor Networks., und . IEEE Trans. Computers, 54 (8): 978-991 (2005)Wafer-Level Modular Testing of Core-Based SoCs., und . IEEE Trans. VLSI Syst., 15 (10): 1144-1154 (2007)Wafer-Level Defect Screening for "Big-D/Small-A" Mixed-Signal SoCs., , , und . IEEE Trans. VLSI Syst., 17 (4): 587-592 (2009)Connecting fabrication defects to fault models and SPICE simulations for DNA self-assembled nanoelectronics., , , und . IET Computers & Digital Techniques, 3 (6): 553-569 (2009)An Optimal Two-Mixer Dilution Engine with Digital Microfluidics for Low-Power Applications., , , und . J. Low Power Electronics, 10 (3): 506-518 (2014)Modular Testing and Built-In Self-Test of Embedded Cores in System-on-Chip Integrated Circuits.. Embedded Systems Handbook, CRC Press, (2005)Test Infrastructure Design - for Digital, Mixed-Signal and Hierarchical SOCs., und . LAP Lambert Academic Publishing, (2011)Reconfiguration-Based Defect Tolerance for Microfluidic Biochips.. DFT, IEEE Computer Society, (2006)