Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

System integration of tightly-coupled processor arrays using reconfigurable buffer structures.

F. Hannig, M. Schmid, V. Lari, S. Boppu, und J. Teich. Conf. Computing Frontiers, Seite 2:1-2:4. ACM, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vahid Pourostad University of Stuttgart

Samaneh Vahid Dastjerdi University of Stuttgart

Raoul Laribi University of Stuttgart

Dr. Vahid Aref University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A co-design approach for fault-tolerant loop execution on Coarse-Grained Reconfigurable Arrays.V. Lari, A. Tanase, J. Teich, M. Witterauf, F. Khosravi, F. Hannig, und B. Meyer. AHS, Seite 1-8. IEEE, (2015)Exploitation of Quality/Throughput Tradeoffs in Image Processing through Invasive Computing.A. Tanase, V. Lari, F. Hannig, und J. Teich. PARCO, Volume 25 von Advances in Parallel Computing, Seite 53-62. IOS Press, (2013)On-demand fault-tolerant loop processing on massively parallel processor arrays.A. Tanase, M. Witterauf, J. Teich, F. Hannig, und V. Lari. ASAP, Seite 194-201. IEEE Computer Society, (2015)Self-adaptive harris corner detector on heterogeneous many-core processor.J. Paul, W. Stechele, É. Sousa, V. Lari, F. Hannig, J. Teich, M. Kröhnert, und T. Asfour. DASIP, Seite 1-8. IEEE, (2014)Distributed Resource Reservation in Massively Parallel Processor Arrays.V. Lari, F. Hannig, und J. Teich. IPDPS Workshops, Seite 318-321. IEEE, (2011)Hierarchical power management for adaptive tightly-coupled processor arrays.V. Lari, S. Muddasani, S. Boppu, F. Hannig, M. Schmid, und J. Teich. ACM Trans. Design Autom. Electr. Syst., 18 (1): 2:1-2:25 (2012)Massively Parallel Processor Architectures for Resource-aware Computing.V. Lari, A. Tanase, F. Hannig, und J. Teich. CoRR, (2014)Application-driven reconfiguration of shared resources for timing predictability of MPSoC platforms.D. Gangadharan, É. Sousa, V. Lari, F. Hannig, und J. Teich. ACSSC, Seite 398-403. IEEE, (2014)System integration of tightly-coupled processor arrays using reconfigurable buffer structures.F. Hannig, M. Schmid, V. Lari, S. Boppu, und J. Teich. Conf. Computing Frontiers, Seite 2:1-2:4. ACM, (2013)Resource-awareness on heterogeneous MPSoCs for image processing.J. Paul, W. Stechele, B. Oechslein, C. Erhardt, J. Schedel, D. Lohmann, W. Schröder-Preikschat, M. Kröhnert, T. Asfour, É. Sousa und 6 andere Autor(en). Journal of Systems Architecture - Embedded Systems Design, 61 (10): 668-680 (2015)