Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Analytical model for TDDB-based performance degradation in combinational logic.

M. Choudhury, V. Chandra, K. Mohanram, und R. Aitken. DATE, Seite 423-428. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R. Leister

R. Koerner

R. Watty

Dipl.-Ing. Marc Riedlinger

An adaptive self-managing platform for cabin management systemsM. Riedlinger, O. Marquardt, R. Ahmadi, und R. Reichel. CEAS Aeronautical Journal, 7 (3): 483--498 (2016)

An adaptive self-managing platform for cabin management systemsM. Riedlinger, O. Marquardt, R. Ahmadi, und R. Reichel. CEAS Aeronautical Journal, 7 (3): 483--498 (2016)DIANA - Technologien für eine Energie-autarke, intelligente Kabine: Selbstadaptive Kabinenelektronik Plattform : Schlussbericht :M. Riedlinger, und R. Reichel. (2015)An adaptive middleware approach for fault-tolerant avionic systemsO. Marquardt, M. Riedlinger, R. Ahmadi, und R. Reichel. 2015 IEEE Aerospace Conference, Institute of Electrical and Electronics Engineers (IEEE), (März 2015)

Nils Rodrigues University of Stuttgart

A Visual Analytics Approach for Word Relevances in Multiple TextsN. Rodrigues, M. Burch, L. Di Silvestro, und D. Weiskopf. (2017)

Weitere Publikationen von Autoren mit dem selben Namen

Low Cost Concurrent Error Masking Using Approximate Logic Circuits.M. Choudhury, und K. Mohanram. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (8): 1163-1176 (2013)Reliability-driven don't care assignment for logic synthesis.A. Zukoski, M. Choudhury, und K. Mohanram. DATE, Seite 1560-1565. IEEE, (2011)Polynomial time algorithm for area and power efficient adder synthesis in high-performance designs.S. Roy, M. Choudhury, R. Puri, und D. Pan. ASP-DAC, Seite 249-254. IEEE, (2015)NeuNetS: An Automated Synthesis Engine for Neural Network Design.A. Sood, B. Elder, B. Herta, C. Xue, C. Bekas, A. Malossi, D. Saha, F. Scheidegger, G. Venkataraman, G. Thomas und 10 andere Autor(en). CoRR, (2019)Time-Borrowing Circuit Designs and Hardware Prototyping for Timing Error Resilience.M. Choudhury, V. Chandra, R. Aitken, und K. Mohanram. IEEE Trans. Computers, 63 (2): 497-509 (2014)Masking timing errors on speed-paths in logic circuits.M. Choudhury, und K. Mohanram. DATE, Seite 87-92. IEEE, (2009)Soft Error Rate Reduction Using Circuit Optimization and Transient Filter Insertion.M. Choudhury, Q. Zhou, und K. Mohanram. J. Electronic Testing, 25 (2-3): 197-207 (2009)Polynomial Time Algorithm for Area and Power Efficient Adder Synthesis in High-Performance Designs.S. Roy, M. Choudhury, R. Puri, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (5): 820-831 (2016)Approximate logic circuits for low overhead, non-intrusive concurrent error detection.M. Choudhury, und K. Mohanram. DATE, Seite 903-908. ACM, (2008)Design optimization for single-event upset robustness using simultaneous dual-VDD and sizing techniques.M. Choudhury, Q. Zhou, und K. Mohanram. ICCAD, Seite 204-209. ACM, (2006)