PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Raghunathan, Anand"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Securing Wireless Data: System Architecture Challenges.

, , und . ISSS, Seite 195-200. ACM / IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anand Venkatachalam University of Stuttgart

Mahathi Anand University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Variation-Aware System-Level Power Analysis., , , und . IEEE Trans. VLSI Syst., 18 (8): 1173-1184 (2010)A framework for efficient and scalable execution of domain-specific templates on GPUs., , und . IPDPS, Seite 1-12. IEEE, (2009)Exploiting the forgiving nature of applications for scalable parallel execution., , , und . IPDPS, Seite 1-12. IEEE, (2010)High-level macro-modeling and estimation techniques for switching activity and power consumption., , und . IEEE Trans. VLSI Syst., 11 (4): 538-557 (2003)Design space exploration for optimizing on-chip communication architectures., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 23 (6): 952-961 (2004)High-level energy macromodeling of embedded software., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (9): 1037-1050 (2002)Controller-based power management for control-flow intensive designs., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (10): 1496-1508 (1999)Guest Editors' Introduction: Green Buildings., und . IEEE Design & Test of Computers, 29 (4): 5-7 (2012)A Secure User Interface for Web Applications Running Under an Untrusted Operating System., , und . CIT, Seite 865-870. IEEE Computer Society, (2010)Eliminating memory bottlenecks for a JPEG encoder through distributed logic-memory architecture and computation-unit integrated memory., , , und . CICC, Seite 239-242. IEEE, (2005)