PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Abreu, Brunno"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power-Efficient Sum of Absolute Differences Hardware Architecture Using Adder Compressors for Integer Motion Estimation Design.

, , , , , , und . IEEE Trans. on Circuits and Systems, 64-I (12): 3126-3137 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Abreu, Brunno
Eine Person hinzufügen mit dem Namen Abreu, Brunno
 

Weitere Publikationen von Autoren mit dem selben Namen

Using adder and subtractor compressors to sum of absolute transformed differences architecture for low-power video encoding., , , , , , , und . ICECS, Seite 490-493. IEEE, (2017)Exploiting absolute arithmetic for power-efficient sum of absolute differences., , , , , , und . ICECS, Seite 522-525. IEEE, (2017)Low-Power HEVC 8-point 2-D Discrete Cosine Transform Hardware Using Adder Compressors., , , , , , und . NEWCAS, Seite 309-312. IEEE, (2018)Power-Efficient Sum of Absolute Differences Hardware Architecture Using Adder Compressors for Integer Motion Estimation Design., , , , , , und . IEEE Trans. on Circuits and Systems, 64-I (12): 3126-3137 (2017)Exploiting Partial Distortion Elimination in the Sum of Absolute Differences for Energy-Efficient HEVC Integer Motion Estimation., , , , , , und . SBCCI, Seite 1-6. IEEE, (2018)Quality and Complexity Assessment of Learning-Based Image Compression Solutions., , , und . ICIP, Seite 599-603. IEEE, (2021)A Framework for Crossing Temperature-Induced Timing Errors Underlying Hardware Accelerators to the Algorithm and Application Layers, , , , , , und . IEEE transactions on computers, 71 (2): 349-363 (2022)HEVC Interpolation Filter Architecture Using Hybrid Encoding Arithmetic Operators., , , , , und . MWSCAS, Seite 331-334. IEEE, (2019)The 4-2 Fused Adder-Subtractor Compressor for Low-Power Butterfly-Based Hardware Architectures., , , , , , und . Circuits Syst. Signal Process., 41 (3): 1577-1595 (2022)Physical implementation of an ASIC-oriented SRAM-based viterbi decoder., , , , , , und . ICECS, Seite 526-529. IEEE, (2017)